

به نام خدا

مقدمه مولف

الکترونیک (۱) یکی از دروس پایه و بسیار مهم در مجموعه آموزشی مهندسی برق می‌باشد که مطالب و مفاهیم آن نقش بسیار مهمی در یادگیری دروس تخصصی دارد و از اینرو فراگیری هر چه دقیقتر اصول و مبانی آن می‌تواند زمینه‌ساز موفقیت روزافزون دانشجویان عزیز در کلیه مقاطع تحصیلی این رشته باشد. آگاهی از نیاز دانشجویان به پاسخگویی مسائل و مطالب این درس در امتحانات دوره کارشناسی به صورت تشریحی و استفاده مطلوب از این تواناییها در حل تستهای آزمونهای ورودی مقاطع بالاتر، مرا واداشت تا پس از سالها تدریس در دانشگاه و کلاسهای آمادگی آزمون کارشناسی ارشد به تألیف این مجموعه اقدام نمایم. در این کتاب که در ۵ فصل تنظیم یافته، تلاش شده است تا ضمن تشریح دقیق و کامل مفاهیم، نکات تستی مربوط، با مثالهای مناسب همراه با نظمی اصولی ارائه گردد به طوری که در رفع هر نوع نیاز دانشجویان عزیز قابل استفاده باشد.

فصل اول به معرفی اتصال P-N (دیود) و کاربردهای آن اختصاص دارد. در فصل دوم به معرفی ترانزیستور دوقطبی (BJT)، نحوه بایاسینگ و ایجاد بهترین نقطه کار در ناحیه فعال و بررسی پایداری آنب رای داشتن ماکزیمم نوسان متقارن و بدون اعوجاج در خروجی، پرداخته شده است. تحلیل سیگنال کوچک BJT در سه آرایش امیتر مشترک، کلکتور مشترک، بیس مشترک و تقویت‌کننده‌های چندطبقه، هم به روش تشریحی و هم به روش سریع (تستی)، قضیه میلیر و کاربردهای آن مطالب فصل سوم را تشکیل می‌دهد ضمن آنکه در انتها امیتر فالوئر با زوج دارلینگتون و بایاسینگ به روش بوت استرپ تحلیل و روش محاسبه فرکانس قطع پائین نیز ارائه شده است. در فصل چهارم و پنجم ضمن معرفی کامل ترانزیستورهای که با اثر میدان کار می‌کنند (JEET و MOSFET) و مقایسه آنها با BJT، به نحوه بایاسینگ با مقاومت و همچنین بایاسینگ با منبع جریان که در مدارات مجتمع کاربرد دارد پرداخته شده است. تحلیل سیگنال کوچک تقویت‌کننده در سه آرایش سورس - مشترک، درین - مشترک و گیت - مشترک، مدارات چند طبقه و همچنین بررسی ماکزیمم نوسان متقارن بدون اعوجاج در خروجی تقویت‌کننده، مطالب پایانی این دو فصل را شامل می‌شود. بر خود لازم می‌دانم از سرکار خانم مهندس جعفری و سایر دانشجویانی که در ویرایش کتاب مرا یاری کرده‌اند صمیمانه تشکر نمایم، ضمن اعتراف به کاستیهای کتاب سپاسگزار استادان و خوانندگانی خواهم بود که با پیشنهادهایشان زمینه چاپهای بهتر این کتاب را در آینده فراهم سازند و همچنین تلاش مسؤولین محترم مؤسسه فرهنگی انتشاراتی پوران پژوهش و حمایت‌هایی را که در راستای چاپ این کتاب داشته‌اند قدر می‌نهم و آرزو دارم که در ارائه خدمات آموزشی و فرهنگی خود بیش از پیش موفق باشند.

پاییز ۱۳۹۷

احمدعلی اشرفیان

فهرست مطالب

فصل اول - نیمه هادی‌ها	۱
۱-۱- نیمه هادی‌ها	۱
۲-۱- اتصال P-N یا دیود	۲
۳-۱- اتصال P-N در بایاس مستقیم و معکوس	۳
۴-۱- مشخصه ولتاژ - جریان دیود	۵
۵-۱- مدارهای دیودی	۶
۶-۱- مدارات برش‌دهنده	۶
۷-۱- تحلیل مدار با دیود واقعی	۸
۸-۱- طراحی مدارات دیودی	۱۵
۹-۱- دیود زener	۲۲
۱۰-۱- تثبیت‌کننده ولتاژ	۲۳
۱۱-۱- مقاومت دیود	۲۶
۱۲-۱- اثر حرارت در دیود	۲۹
۱۳-۱- محدودیت‌های کاربرد دیود	۳۰
۱۴-۱- مدارهای یکسوکننده	۳۱
۱۵-۱- ضریب ناصافی	۳۷
۱۶-۱- استفاده از صافی خازنی در یکسوکننده‌ها	۳۸
۱۷-۱- منبع تغذیه ساده	۴۲
۱۸-۱- محاسبه زمان قطع و هدایت دیود	۴۴
۱۹-۱- محاسبه ظرفیت خازن صافی	۴۵
۲۰-۱- مدارهای دو یا چند برابرکننده ولتاژ	۴۶
۲۱-۱- مدار کلمپ	۴۸
۲۲-۱- ساختار و طرز کار چند دیود دیگر	۵۱
تست‌ها	۵۵
پاسخنامه تست‌ها	۶۷
فصل دوم - ترانزیستور پیوندی دوقطبی	۸۰
۱-۲- ترانزیستور پیوندی دوقطبی	۸۰

۲-۲- مؤلفه‌های جریان در ترانزیستور.....	۸۱
۳-۲- تقویت جریان در ترانزیستور.....	۸۳
۴-۲- مدار بیس مشترک.....	۸۴
۵-۲- مدار امیتر مشترک.....	۸۶
۶-۲- مدار کلکتور مشترک.....	۸۸
۷-۲- مقادیر نامی ترانزیستور.....	۸۹
۸-۲- مدارهای بایاس.....	۹۴
۹-۲- خط بار دینامیکی (ac).....	۹۷
۱-۹-۲- خط بار ac امیتر مشترک.....	۹۸
۲-۹-۲- خط بار ac کلکتور مشترک.....	۱۰۰
۳-۹-۲- خط بار ac بیس مشترک.....	۱۰۳
انتخاب بهترین نقطه کار.....	۱۰۵
۱۰-۲- ضرایب پایداری.....	۱۰۷
۱۱-۲- جبران تغییرات حرارتی.....	۱۰۹
تست‌ها.....	۱۱۶
پاسخنامه تست‌ها.....	۱۲۶

فصل سوم - تحلیل ac تقویت‌کننده‌های ترانزیستوری (BJT) در فرکانس‌های پایین.....	۱۴۴
۱-۳- تحلیل ac تقویت‌کننده‌های ترانزیستوری (BJT) در فرکانس‌های پایین.....	۱۴۴
۲-۳- مدل خطی مناسب برای ترانزیستور.....	۱۴۴
۳-۳- تحلیل سیگنال کوچک (ac) تقویت‌کننده امیتر مشترک.....	۱۴۸
۴-۳- تحلیل ac تقویت‌کننده کلکتور مشترک.....	۱۵۲
۵-۳- تحلیل ac تقویت‌کننده بیس مشترک.....	۱۵۶
۶-۳- مقایسه تقویت‌کننده‌ها.....	۱۶۰
۷-۳- مدار بافر.....	۱۶۰
۸-۳- تحلیل سریع تقویت‌کننده امیتر مشترک.....	۱۶۱
۹-۳- تحلیل سریع تقویت‌کننده کلکتور مشترک.....	۱۶۳
۱۰-۳- تحلیل سریع تقویت‌کننده بیس مشترک (با فرض $h_{oe} = 0$).....	۱۶۵
۱۱-۳- مدار معادل نورتین خروجی.....	۱۶۹
۱۲-۳- قضیه میلر.....	۱۷۴
۱۳-۳- تقویت‌کننده‌های زنجیره‌ای.....	۱۸۵
۱۴-۳- تجزیه و تحلیل سیگنال کوچک.....	۱۸۵

۱۸۸ فرکانس قطع پایین
۱۹۳ مدارات ترانزیستوری با امپدانس ورودی بزرگ
۱۹۵ بررسی اثر مقاومت‌های بایاسینگ روی امپدانس ورودی
۱۹۶ استفاده از روش بوت استرپ در مدار دارلینگتون
۲۰۰ تست‌ها
۲۰۹ پاسخنامه تست‌ها

فصل چهارم - ترانزیستورهای اثر میدان

۲۲۸ مقدمه
۲۲۸ ۱-۴ ساختار و عملکرد فیزیکی JFET
۲۲۹ ۲-۴ طرز کار JFET
۳۲۳ ۳-۴ منحنی مشخصه انتقالی JFET
۲۳۳ ۴-۴ مدارات بایاس JFET
۲۴۰ ۵-۴ سیگنال بزرگ و سیگنال کوچک در JFET
۲۴۱ ۶-۴ مدل سیگنال کوچک JFET
۲۴۲ ۷-۴ کاربردهای JFET
۲۵۹ ۸-۴ محاسبه ماکزیمم دامنه نوسان متقارن و بدون اعوجاج در خروجی
۲۶۷ تست‌ها
۲۸۰ پاسخنامه تست‌ها

فصل پنجم - ترانزیستور MOSFET

۳۱۳ ۱-۵ ساختار و عملکرد فیزیکی MOSFET افزایشی
۳۱۷ ۳-۵ علامت مداری MOSFET افزایشی
۳۱۸ ۴-۵ MOS مکمل یا CMOS
۳۱۹ ۵-۵ شکست در MOSFET
۳۱۹ ۶-۵ مدارات بایاس مقاومتی
۳۲۰ ۷-۵ منبع جریان
۳۲۰ ۱-۷-۵ منبع جریان ثابت
۳۲۲ ۲-۷-۵ مدارهای جریان - چرخان
۳۲۳ ۸-۵ اثرهای حرارتی
۳۲۴ ۹-۵ ساختار و عملکرد فیزیکی MOSFET نوع تهی یا تخلیه‌ای
۳۲۶ ۱۰-۵ علامت مداری ما سفت نوع تهی


۳۲۶	۱۱-۵- مقایسه MOSFET افزایشی با نوع تهی
۳۲۹	۱۲-۵- مدل سیگنال کوچک MOSFET در ناحیه اشباع (فعال)
۳۳۶	۱۳-۵- آرایش‌های پایه‌ای به کار رفته در مدارهای تقویت‌کننده ماسفتی یک طبقه مدار مجتمع
۳۳۷	۱-۱۳-۵- تقویت‌کننده سورس - مشترک CMOS
۳۳۸	۲-۱۳-۵- تقویت‌کننده گیت - مشترک CMOS
۳۳۹	۲-۱۳-۵- تقویت‌کننده درین - مشترک یا دنبال‌کننده سورس
۳۴۱	۱۴-۵- تحلیل سیگنال بزرگ تقویت‌کننده سورس - مشترک CMOS
۳۴۵	تست‌ها
۳۶۰	پاسخنامه تست‌ها
۳۹۲	آزمون اول
۳۹۹	پاسخنامه آزمون اول
۴۰۸	تست‌های سراسری سال ۱۳۸۶
۴۱۳	تست‌های سراسری سال ۱۳۸۷
۴۱۷	تست‌های سراسری سال ۱۳۸۸
۴۲۳	تست‌های سراسری سال ۱۳۸۹
۴۳۰	تست‌های سراسری سال ۱۳۹۰
۴۳۴	تست‌های سراسری سال ۱۳۹۱
۴۳۹	تست‌های سراسری سال ۱۳۹۲
۴۴۵	تست‌های سراسری سال ۱۳۹۳
۴۴۹	تست‌های سراسری سال ۱۳۹۴
۴۵۴	تست‌های سراسری سال ۱۳۹۵
۴۶۰	تست‌های سراسری سال ۱۳۹۶
۴۶۵	درست‌نامه
۴۶۶	منابع

فصل دوم

ترانزیستور پیوندی دو قطبی


۱-۲- ترانزیستور پیوندی دو قطبی^(۱)

در فصل قبل دیود نوری بررسی شد و دیدیم که این دیود در بایاس معکوس کار می‌کند و جریان معکوس برقرار شده با شدت نور تابیده به آن تغییر می‌یابد. بدین معنی که هر چه شدت نور تابیده شده به دیود بیشتر شود انرژی حاصله، حامل‌های اقلیت بیشتری را تولید می‌کند و با توجه به بایاس معکوس دیود و جهت میدان حاصله در ناحیه تهی که فقط حامل‌های اقلیت به طرفین اتصال جابجا می‌شوند، جریان معکوس افزایش می‌یابد. بنابراین در دیود نوری می‌توان شدت نور را به صورت مولد حامل‌های اقلیت معرفی کرد. به هر شکل دیگری که بتوان حامل‌های اقلیت را زیاد کرد، می‌توان جریان اشباع معکوس دیود را افزایش داد. شکل (۱-۲-ب) چگونگی افزایش جریان اشباع معکوس را نشان می‌دهد که با افزایش حامل‌های اقلیت، توسط یک مولد فرضی الکترون در ناحیه P صورت می‌گیرد.



شکل (۱-۲) نمایش افزایش جریان معکوس کلکتور - بیس با افزایش میزان الکترون‌های تزریق شده توسط مولد فرضی الکترون


g_N نشان داده شده در شکل معرف مقدار حامل اقلیتی است که در هر ثانیه به لایه P اضافه می‌شود. می‌توان یک مولد مناسب الکترون را با اضافه کردن کریستالی از نوع N در سمت چپ نیمه هادی نوع P و در بایاس مستقیم قرار دادن آن طبق شکل (۲-۲) فراهم کرد. در چنین اتصالی اگر چگالی ناخالصی طرف N خیلی بیشتر از چگالی ناخالصی در طرف P ($N_D \gg N_A$) باشد، جریان برقراری ناشی از بایاس مستقیم اتصال P-N عمدتاً ناشی از انتشار حامل‌های اکثریت (الکترون‌ها) از ناحیه N (که از این به بعد امیتر^(۲) نامیده می‌شود) به سمت ناحیه P (که از این به بعد بیس^(۳) نامیده می‌شود) خواهد بود و با ورود آنها به ناحیه P (بیس) حامل‌های اقلیت (الکترون‌ها) این ناحیه افزایش می‌یابند.



شکل (۲-۲) ترانزیستور NPN که اتصال P-N بیس - امیتر در بایاس مستقیم و اتصال P-N کلکتور - بیس در بایاس معکوس را نمایش می‌دهد


بنابراین دیود (اتصال P-N) بیس - امیتر در بایاس موافق با تزریق الکترون‌ها به ناحیه بیس، حامل‌های اقلیت این ناحیه را افزایش می‌دهد و بدین ترتیب نقش مولد فرضی ناحیه P نشان داده شده در شکل (۱-۲) را ایفا می‌کند. اکثریت این حامل‌ها به علت تفاوت چگالی، عرض مؤثر بیس را طی کرده و قبل از باز ترکیب شدن با حفره‌های ناحیه بیس وارد ناحیه تهی در مرز اتصال کلکتور^(۱) - بیس می‌شوند و آنگاه با توجه به میدان الکتریکی موجود در ناحیه تهی ناشی از بایاس معکوس اتصال P-N، به نیمه هادی نوع N (کلکتور) منتقل و توسط پلاریته مثبت باطری متصل شده به کلکتور جذب می‌شوند و جریان کلکتور (I_C) را افزایش می‌دهند. حال این سؤال مطرح می‌شود که چرا الکترون‌های تزریقی به بیس موفق به طی کردن عرض مؤثر بیس شده و با حفره‌های این لایه باز ترکیب و خنثی نمی‌شوند. در جواب می‌توان به دو عامل باریک بودن عرض بیس و درصد ناخالصی کم آن اشاره کرد و با توجه به این دو عامل می‌توان گفت الکترون‌ها به علت تفاوت چگالی زیاد خود در ناحیه بیس سریع عرض بیس را طی کرده و فقط درصد اندکی از آنها در بیس با حفره‌های موجود ترکیب می‌شوند و اکثریت آنها که معمولاً بین ۹۰ تا ۹۹/۵ درصد از الکترون‌های تزریقی امیتر به بیس می‌باشند از بیس عبور کرده، جذب کلکتور می‌شوند. نام کلکتور (جمع کننده) به همین مناسبت انتخاب شده است.

اتصال سه لایه کریستال نیمه هادی به صورت شکل (۲-۲) را یک ترانزیستور پیوندی دو قطبی از نوع NPN می‌نامند که در آن نوع کریستال بیس با کریستال‌های امیتر و کلکتور متفاوت است ولی در ترانزیستور PNP مطابق شکل (۲-۲الف) بیس از کریستال نوع N و امیتر و کلکتور از نوع P می‌باشند. در مدارهای الکترونیکی ترانزیستورهای NPN و PNP را به ترتیب با علامت مداری نشان داده شده در شکل‌های (۲-۲ب) و (۲-۲ج) نمایش می‌دهند.



۲-۲- مؤلفه‌های جریان در ترانزیستور


در شکل (۴-۲) نحوه جابجایی حامل‌های بار الکتریکی در ترانزیستور NPN نشان داده شده است. مدار بایاس ترانزیستور همان مدار شکل (۲-۲) می‌باشد که بایاس در ناحیه فعال را نشان می‌دهد. در شکل (۴-۲) فلش‌های سیاه رنگ حرکت الکترون‌ها و فلش‌های سفید جهت جابجایی حفره‌ها را نشان می‌دهد.



شکل (۴-۲) نمایش چگونگی جابجایی حفره‌ها و الکترون‌ها در ترانزیستور NPN بایاس شده در ناحیه فعال

توضیح قسمت‌های شماره گذاری شده به صورت زیر می‌باشد:

- ۱- مقدار کمی از الکترون‌های تزریقی از امیتر به بیس که با حفره‌های بیس موفق به باز ترکیب می‌شوند.
 - ۲- اکثریت الکترون‌های تزریقی از امیتر به بیس که موفق به عبور از بیس شده و نهایتاً به کلکتور می‌رسند.
 - ۳- حفره‌های تزریقی از بیس به امیتر در حالت هدایت بیس - امیتر.
 - ۴- حفره‌هایی که توسط بیس جهت ترکیب با الکترون‌های تزریقی تأمین می‌گردند.
 - ۵- حامل‌های اقلیت که جریان اشباع معکوس اتصال کلکتور - بیس را تشکیل می‌دهند.
- در ارتباط با هر یک از جابجایی‌های فوق هم جهت با حرکت حفره‌ها و عکس حرکت الکترون‌ها یک مؤلفه جریان الکتریکی مطرح می‌شود که در شکل (۵-۲) نشان داده شده است.



شکل (۵-۲) نمایش مؤلفه‌های مختلف جریان در ترانزیستور NPN با بیس شده در ناحیه فعال

با مقایسه دو شکل (۴-۲) و (۵-۲) می‌توان حامل‌های بوجود آورنده هر مؤلفه جریان نشان داده شده در شکل (۵-۲) را مشخص کرد و با توجه به شکل (۵-۲) جریان کلکتور (I_C) برابر است با:

$$I_C = I_{NC} + I_{CO} \quad (۱-۲)$$

که در آن I_{NC} مؤلفه جریان ناشی از آن دسته از الکترون‌های تزریقی از امیتر به بیس است که موفق می‌شوند به کلکتور برسند و I_{CO} جریان اشباع معکوس اتصال کلکتور - بیس می‌باشد. و برای جریان امیتر (I_E) می‌توان نوشت:

$$I_E = I_{NE} + I_{PE} \quad (۲-۲)$$

که در آن I_{NE} مؤلفه جریان امیتر ناشی از الکترون‌های تزریقی از امیتر به بیس و I_{PE} ناشی از حفره‌های تزریقی از بیس به امیتر می‌باشد.

چون چگالی الکترون‌های آزاد در امیتر خیلی بیشتر از چگالی حفره‌ها در بیس می‌باشد مؤلفه I_{NE} خیلی بزرگتر از

I_{PE} است و نسبت $\frac{I_{NE}}{I_E}$ را که به یک خیلی نزدیک است و بازده تزریق امیتر^(۱) نامیده می‌شود با " γ " نشان می‌دهند.

$$\gamma = \frac{I_{NE}}{I_E} \quad (۳-۲)$$

مؤلفه I_{NC} از جریان کلکتور متناسب با I_{NE} است و چون الکترون‌های تزریقی از امیتر به بیس در بیس خیلی کم

باز ترکیب می‌شوند و بخش عمده جریان I_{NE} با رسیدن به کلکتور مؤلفه I_{NC} را تشکیل می‌دهد بنابراین نسبت $\frac{I_{NC}}{I_{NE}}$

نشان دهنده توانایی بیس در انتقال الکترون‌های تزریق شده به کلکتور می‌باشد و این نسبت را که با " α^* " نمایش داده می‌شود ضریب انتقال بیس^(۲) می‌گویند.

$$\alpha^* = \frac{I_{NC}}{I_{NE}} \quad (۴-۲)$$

یکی از پارامترهای مؤثر و عمده در ضریب انتقال بیس " α^* " عرض مؤثر بیس می‌باشد بطوریکه هر قدر عرض مؤثر کوچکتر باشد " α^* " به یک نزدیک‌تر است. منظور از عرض مؤثر بیس، عرض ناحیه خنثی بیس می‌باشد که ناحیه تهی را شامل نمی‌گردد.

۳-۲- تقویت جریان در ترانزیستور

از مقایسه روابط (۳-۲) و (۴-۲) می‌توان نتیجه گرفت که مؤلفه I_{NC} جریان کلکتور با جریان امیتر (I_E) متناسب است. ضریب این تناسب را با α نشان می‌دهند.

$$\alpha = \frac{I_{NC}}{I_E} = \frac{I_{NC}}{I_{NE}} \cdot \frac{I_{NE}}{I_E} = \alpha^* \cdot \gamma \quad (5-2)$$

با استفاده از تعریف α و استفاده از رابطه (۱-۲) می‌توان جریان کلکتور را بر حسب جریان امیتر نوشت:

$$I_C = \alpha I_E + I_{CO} \quad (6-2)$$

معمولاً در ناحیه فعال از I_{CO} در مقابل αI_E صرف‌نظر می‌کنند چون مقدار I_{CO} برای ترانزیستورهای از جنس سیلیکن در حد یک تا ۱۰۰ نانوآمپر و برای ترانزیستورهای از جنس ژرمانیم در حد چند میکروآمپر می‌باشد. در صورتی که مقدار αI_E در حد چند میلی‌آمپر است.

بنابراین ضریب α در واقع نسبت جریان کلکتور به جریان امیتر ترانزیستور می‌باشد که به همین دلیل α را بهره جریان سیگنال بزرگ مدار بیس مشترک می‌نامند.

مقدار α برای ترانزیستورهای مختلف بین ۰/۹ تا ۰/۹۹۵ تغییر می‌کند. بنابراین هیچگونه تقویت جریان واقعی بین کلکتور و امیتر صورت نمی‌گیرد و در حقیقت تقویت جریان در ترانزیستور، بین جریان کلکتور و جریان بیس وجود دارد که می‌توان با نوشتن معادله KCL برای جریان پایه‌های ترانزیستور آن را نشان داد.

$$I_E = I_B + I_C \quad (7-2)$$

با استفاده از رابطه (۶-۲) در رابطه (۷-۲) داریم:

$$\frac{I_C - I_{CO}}{\alpha} = I_B + I_C$$

$$I_C = \frac{\alpha}{1-\alpha} I_B + \frac{1}{1-\alpha} I_{CO} \quad (8-2)$$

با توجه به این که α نزدیک به واحد است نسبت $\frac{\alpha}{1-\alpha}$ می‌تواند عدد بزرگی باشد که این نسبت به β نمایش داده می‌شود

$$\beta = \frac{\alpha}{1-\alpha} \quad (9-2)$$

با قرار دادن β در رابطه (۸-۲) داریم:

$$I_C = \beta I_B + (1 + \beta) I_{CO} \quad (10-2)$$

β را بهره جریان مدار امیتر مشترک می‌نامند و هر چه α به یک نزدیک‌تر باشد β عدد بزرگتری خواهد بود. چون ترانزیستورها را نمی‌توان با مشخصات کاملاً یکسان از جمله عرض بیس دقیقاً برابر هم ساخت، بنابراین پارامتر α حتی برای ترانزیستورهای از یک نوع کمی متفاوت خواهد بود و در نتیجه β برای این ترانزیستورها نه تنها یکسان نمی‌شود بلکه دارای دامنه تغییرات وسیعی می‌باشد.


تا کنون بحث خود را بر روی ترانزیستور NPN متمرکز کرده بودیم، اما روابطی که بین جریان پایه‌های مختلف ترانزیستور بدست آمده برای ترانزیستور PNP نیز قابل استفاده است، با این تفاوت که برای ترانزیستور PNP جهت جریان برای هر سه پایه امیتر - کلکتور و بیس نسبت به ترانزیستور NPN تغییر می‌کند. ترانزیستورهای دو قطبی پیوندی (PNP یا NPN) به سه صورت بیس مشترک، امیتر مشترک و کلکتور مشترک در مدار مورد استفاده قرار می‌گیرند.

۴-۲- مدار بیس مشترک

در مدار بیس مشترک نحوه قرار گرفتن ترانزیستور به گونه‌ای است که بیس بین ورودی و خروجی مشترک است، ورودی به امیتر اعمال می‌گردد و خروجی از کلکتور گرفته می‌شود.


۴-۲-۱- منحنی مشخصه خروجی بیس مشترک

مدار شکل (۶-۲) نحوه بایاسینگ ترانزیستور NPN در حالت بیس مشترک را نشان می‌دهد.



شکل (۶-۲) مدار بایاسینگ ترانزیستور NPN در آرایش بیس مشترک

اگر ترانزیستور NPN در ناحیه فعال کار کند یعنی دیود بیس - امیتر در هدایت و دیود بیس - کلکتور در بایاس معکوس قرار گیرند، با تغییر مقاومت R_E می‌توان جریان I_E را تغییر داد که با توجه به رابطه (۶-۲) جریان کلکتور نیز تغییر می‌کند و در این صورت می‌توان مطابق شکل (۷-۲) تغییرات جریان کلکتور را برحسب تغییرات ولتاژ کلکتور - بیس (v_{CB}) به ازای مقادیر مختلف جریان امیتر (i_E, v_{CB}) رسم کرد که به منحنی مشخصه خروجی ترانزیستور NPN در آرایش بیس مشترک معروف است.



شکل (۷-۲) منحنی مشخصه خروجی ترانزیستور سیلیکن NPN در آرایش بیس مشترک

در $i_E = 0$ میزان تزریق الکترون از امیتر به بیس صفر است و جریان کلکتور منحصراً جریان اشباع معکوس پیوند کلکتور - بیس (I_{C0}) می‌باشد. این جریان را به I_{C0} نمایش می‌دهند که منظور همان جریان اشباع معکوس کلکتور بیس در حالتی که امیتر مدار باز است ($i_E = 0$) می‌باشد. بر روی منحنی مشخصه خروجی شکل (۷-۲) سه ناحیه مختلف قطع، فعال و اشباع مشخص گردیده است.

الف) ناحیه قطع^(۱)

در ناحیه قطع هر دو اتصال بیس - امیتر و بیس کلکتور در بایاس معکوس می‌باشند و جریان کلکتور برابر I_{CO} می‌باشد. در شکل (۷-۲) ناحیه قطع زیر منحنی $i_E = 0$ و برای $v_{CB} > -0.6V$ مشخص شده است.

ب) ناحیه فعال^(۲)

در ناحیه فعال، اتصال بیس - امیتر در هدایت ($i_E > 0$) و اتصال بیس - کلکتور در بایاس معکوس ($-0.6 < v_{CB} < BV_{CBO}$) می‌باشد. در این ناحیه جریان کلکتور از رابطه (۶-۲) بدست می‌آید. با توجه به منحنی مشخصه خروجی ترانزیستور NPN ملاحظه می‌گردد که در ناحیه فعال به ازای یک مقدار ثابت i_C جریان i_E ثابت نبوده بلکه با افزایش v_{CB} کمی افزایش می‌یابد. علت آن ثابت نبودن ضریب α می‌باشد که در زیر بررسی شده است.

با افزایش ولتاژ معکوس v_{CB} ، ناحیه تهی در محل اتصال P-N عریض‌تر شده، به دنبال آن عرض مؤثر ناحیه بیس کاهش می‌یابد این امر باعث می‌شود الکترون‌هایی که از امیتر به بیس تزریق می‌شوند در زمان کوتاه‌تری، عرض مؤثر بیس را طی کنند و تعداد باز ترکیب آنها با حفره‌های بیس کاهش یابد و در نتیجه ضریب انتقال بیس α^* کمی فزونی می‌گیرد و چون α با α^* متناسب است، زیاد شدن α باعث افزایش α و نتیجتاً ازدیاد i_C با یک i_E ثابت می‌گردد (α در هر شرایطی از یک بزرگتر نخواهد شد). این پدیده را مدولاسیون عرض بیس^(۳) یا اثر ارلی^(۴) می‌نامند. بالای منحنی $i_E = 0$ و سمت راست $v_{CB} > -0.6$ شکل (۷-۲) ناحیه فعال را نشان می‌دهد.

ج) ناحیه اشباع^(۵)

در ناحیه اشباع هر دو اتصال بیس - امیتر و بیس - کلکتور ترانزیستور در حالت هدایت می‌باشند. برای مثال اگر ترانزیستور NPN در ناحیه اشباع باشد جریان کلکتور آن به شدت تحت تأثیر ولتاژ مستقیم v_{BC} بوده و افزایش اندکی در ولتاژ مثبت v_{BC} ، کاهش قابل ملاحظه‌ای از جریان کلکتور را به دنبال دارد. در توجیه آن می‌توان دو عامل: کاهش α و بوجود آمدن جریان مستقیم اتصال بیس - کلکتور را ذکر کرد. علت کاهش α کاهش عرض ناحیه تهی اتصال بیس - کلکتور در اثر بایاس مستقیم یا به عبارتی افزایش عرض مؤثر بیس و باز ترکیب بیشتر حامل‌های تزریق شده به بیس می‌باشد و عامل دوم جریان مستقیم اتصال بیس - کلکتور (از P به N) است که خلاف جهت جریان امیتر می‌باشد به طوری که اثر الکترون‌های تزریقی از امیتر به بیس که ناشی از بایاس مستقیم اتصال بیس - امیتر است را خنثی می‌نماید. در ناحیه اشباع ممکن است جهت جریان کلکتور، معکوس هم بشود. سمت چپ خط $v_{CB} = -0.6$ ($v_{CB} < -0.6$) در شکل (۷-۲) ناحیه اشباع را نشان می‌دهد.

۲-۴-۲- منحنی مشخصه ورودی بیس مشترک

شکل (۸-۲) تغییرات جریان ورودی امیتر را بر حسب تغییرات ولتاژ ورودی بیس - امیتر برای مقادیر مختلف v_{CB} نشان می‌دهد. به طوری که در شکل مشخص شده است، برای $v_{BE} < 0.5V$ در ترانزیستورهای سیلیکن و $v_{BE} < 0.1V$ در ترانزیستورهای از جنس ژرمانیم جریان امیتر ($i_E \approx 0$) است و ولتاژ $v_{BE} = 0.5V$ ($v_{BE} = 0.1V$ ژرمانیم) ولتاژ شروع هدایت اتصال بیس - امیتر را نشان می‌دهد و برای $v_{BE} > 0.5V$ ($v_{BE} > 0.1V$ ژرمانیم) دیود بیس - امیتر به هدایت رفته و جریان امیتر افزایش قابل ملاحظه‌ای به صورت نمایی دارد و وقتی دیود در هدایت قرار می‌گیرد با تقریب

1- Cut-off Region


2- Active Region

3- Base width Modulation

4- Early Effect

5- Saturation Region

خوب $0.7V$ تا $0.6V$ در نظر گرفته می‌شود.



شکل (۸-۲) منحنی مشخصه ورودی ترانزیستور سیلیکن NPN به ازای مقادیر مختلف V_{CB}


در منحنی‌های مشخصه ورودی با افزایش ولتاژ معکوس V_{CB} به ازای یک مقدار معین V_{BE} جریان i_E افزایش می‌یابد که این افزایش i_E را می‌توان ناشی از اثر ارنلی که باعث کاهش عرض مؤثر بیس می‌شود، دانست چون کاهش عرض مؤثر بیس شیب جابجایی حامل‌های اکثریت (الکترون‌ها) از امیتر به بیس را زیاد می‌کند، این امر خود موجب افزایش i_E می‌شود.

۵-۲- مدار امیتر مشترک

در مدار امیتر مشترک نحوه قرار گرفتن ترانزیستور به گونه‌ای است که امیتر بین ورودی و خروجی مشترک است. ورودی به بیس اعمال می‌گردد و خروجی از کلکتور گرفته می‌شود.

۱-۵-۲- منحنی مشخصه خروجی امیتر مشترک

شکل (۹-۲) نحوه بایاس کردن ترانزیستورهای NPN و PNP در ناحیه فعال و جهت واقعی جریان در پایه‌های آن را نشان می‌دهد.



PNP (الف)


NPN (ب)

شکل (۹-۲) نحوه بایاس ترانزیستور در آرایش امیتر مشترک

در مدار شکل (۹-۲) با تغییر R_B می‌توان جریان بیس (i_B) ترانزیستور NPN را تغییر داد، با استفاده از رابطه (۱۰-۲) تغییرات جریان کلکتور را بدست آورد.

شکل (۱۰-۲) جریان کلکتور را برحسب تغییرات v_{CE} به ازای مقادیر مختلف i_B نشان می‌دهد که به منحنی

مشخصه خروجی ترانزیستور NPN در آرایش امیتر مشترک معروف است و مطابق شکل شامل سه ناحیه فعال، قطع و اشباع می باشد.



شکل (۱۰-۲) منحنی مشخصه خروجی ترانزیستور NPN در آرایش امیتر مشترک

الف) ناحیه فعال

در ناحیه فعال اتصال بیس - امیتر در بایاس موافق و اتصال بیس - کلکتور در بایاس معکوس است. این ناحیه بالای منحنی $i_B = 0$ و سمت راست $v_{CE} = V_{CEsat}$ ($V_{CEsat} < v_{CE} < BV_{CE0}$) می باشد. با توجه به این منحنی ها مقدار جریان کلکتور به ازای یک مقدار ثابت I_B ثابت نبوده بلکه با افزایش v_{CE} افزایش بیشتری حتی نسبت به آرایش بیس مشترک می یابد. علت آن، ثابت نبودن β در رابطه (۱۰-۲) می باشد. چون با ازدیاد v_{CE} در اثر اری، α و در نتیجه β زیاد می شود و از آنجا که β نسبت به تغییرات α شدیداً حساس است، افزایش β با ازدیاد v_{CE} نسبتاً قابل توجه می باشد و به همین دلیل شیب منحنی مشخصه خروجی امیتر مشترک بیشتر از شیب منحنی مشخصه خروجی بیس مشترک می باشد.

اگر در رابطه (۱۰-۲) $i_B = 0$ باشد در این صورت $i_C = (1 + \beta) I_{C0}$ می باشد، که به مراتب از I_{C0} بزرگتر است. در این حالت منحنی $i_B = 0$ برخلاف مشخصه بیس مشترک که در آن منحنی $i_E = 0$ بر محور v_{CB} منطبق بود، از محور v_{CE} فاصله دارد.

ب) ناحیه قطع

در ناحیه قطع هر دو اتصال بیس امیتر و بیس کلکتور در بایاس معکوس می باشند و جریان کلکتور به ازای $i_B = 0$ طبق رابطه (۱۰-۲) برابر است با:

$$i_C = (\beta + 1) I_{C0} = I_{CE0} \quad (11-2)$$

که I_{CE0} جریان کلکتور - امیتر در حالتی که بیس مدار باز باشد ($i_B = 0$)، نامیده می شود. برای ترانزیستورهای از جنس ژرمانیم حتی در نزدیکی ناحیه قطع، α به بزرگی ۰/۹ می تواند باشد. در این صورت $I_{CE0} = 10 I_{C0}$ می باشد که برای به حالت قطع بردن ترانزیستور اتصال بیس امیتر به حداقل ولتاژ معکوس ۰/۱ ولت نیاز دارد. در ترانزیستورهای سیلیکن در جریان های کم، α بسیار به صفر نزدیک است و در نتیجه $I_{CE0} = I_{C0}$ می باشد. که در این ترانزیستورها برای به حالت قطع بردن ترانزیستور، دو سر اتصال بیس امیتر را اتصال کوتاه می نمایند.

$$V_{BE(cut)} = \begin{cases} -0.1V & \text{ترانزیستور ژرمانیم NPN} \\ 0.7V & \text{ترانزیستور سیلیکن NPN} \end{cases}$$

در ترانزیستورهای تجاری جریان اشباع معکوس که با I_{CB0} مشخص می گردد از جریان اشباع معکوس

کلکتور - بیس I_{CO} به دو دلیل زیر بیشتر است:

۱- وجود جریان ناشی بین بیس و کلکتور که مسیر آن از طریق جداره خارجی ترانزیستور و بدون عبور از اتصال P-N بسته می‌شود و اندازه آن با v_{CB} متناسب است.

۲- وقوع احتمالی پدیده ضرب بهمنی در ناحیه تهی اتصال کلکتور - بیس. زیرا تعداد حامل‌های آزاد شده قبل از شکست پیوند چندان زیاد نیست، ولی تأثیر آنها در جریان اشباع معکوس ترانزیستور را نمی‌توان نادیده گرفت.

جریان اشباع معکوس ترانزیستور (I_{CB0}) نسبت به تغییر درجه حرارت شدیداً حساس می‌باشد به طوری که به ازای افزایش هر 10° درجه سلسیوس جریان اشباع معکوس دو برابر می‌شود و در صورتی که I_{CB0} در دمای t_0 معلوم باشد می‌توان جریان اشباع معکوس در دمای t را با استفاده از رابطه (۱۲-۲) بدست آورد.

$$I_{CB0}(t) = I_{CB0}(t_0) \times 2^{\frac{t-t_0}{10}} \quad (12-2)$$

ج) ناحیه اشباع

ناحیه اشباع در آرایش امیتر مشترک در شکل (۱۰-۲) سمت چپ V_{CEsat} نشان داده شده است. در این ناحیه هر دو اتصال بیس امیتر و بیس کلکتور در هدایت قرار می‌گیرند به طوری که ولتاژ دو سر اتصال بیس - امیتر که کاملاً در هدایت قرار دارد حدود $0.7V$ و ولتاژ دو سر اتصال بیس - کلکتور که در آستانه هدایت قرار می‌گیرد حدود $0.5V$ و ولت برای ترانزیستور NPN از جنس سیلیکن می‌باشد. در این صورت ولتاژ کلکتور - امیتر در حالت اشباع برابر است با:


$$V_{CEsat} = V_{CBsat} + V_{BEsat} = -0.5 + 0.7 = 0.2V \quad (13-2)$$

که برای ترانزیستور ژرمانیم $0.1V$ در نظر گرفته می‌شود و در ناحیه اشباع رابطه $I_C = \beta I_B$ دیگر برقرار نیست بلکه نامساوی $I_{Csat} < \beta_{min} I_B$ حاکم می‌باشد.

۲-۵-۲- منحنی مشخصه ورودی در آرایش امیتر مشترک

شکل (۱۱-۲) جریان بیس بر حسب ولتاژ v_{BE} به ازای مقادیر مختلف ولتاژ خروجی v_{CE} را برای ترانزیستور NPN در آرایش امیتر مشترک نشان می‌دهد.

همانطوری که در شکل نشان داده شده است با افزایش v_{CE} به ازای v_{BE} ثابت جریان بیس (i_B) کم می‌شود. علت آن، این است که با افزایش v_{CE} ، v_{BC} زیاد شده و در نتیجه عرض مؤثر بیس کاهش می‌یابد (اثر ارلی) به طوری که، میزان باز ترکیب در بیس کاهش یافته و باعث کم شدن جریان بیس می‌گردد.



شکل (۱۱-۲) منحنی مشخصه ورودی ترانزیستور NPN در آرایش امیتر مشترک

۲-۶- مدار کلکتور مشترک

مدار شکل (۱۲-۲)، مدار بایاس کلکتور مشترک با استفاده از ترانزیستور NPN را نشان می‌دهد در مدار کلکتور مشترک سیگنال ورودی به بیس اعمال می‌گردد و خروجی از امیتر گرفته می‌شود. در واقع کلکتور ترانزیستور از نقطه


اگر ترانزیستور در اشباع نباشد، عملاً $I_C \approx I_E$ خواهد بود، در نتیجه:

$$P_C = I_C(V_{CB} + V_{BE})$$

اگر به جای $V_{CB} + V_{BE}$ معادل آن V_{CE} را قرار دهیم، خواهیم داشت:

$$P_C = I_C V_{CE} \quad (۱۴-۲)$$

در شکل (۱۳-۲) منحنی حداکثر توان کلکتور ($P_{C,max}$) بر روی منحنی مشخصه خروجی امیتر مشترک رسم گردیده است. سطح زیر منحنی $P_{C,max}$ در واقع ناحیه مجاز کار ترانزیستور را نشان می‌دهد و همیشه نقطه کار باید طوری انتخاب شود که حتی با تغییر دما یا تفرانس عناصر مدار، نقطه کار همچنان در زیر منحنی $P_{C,max}$ باقی بماند.



شکل (۱۳-۲) نمایش منحنی حداکثر توان کلکتور و ناحیه مجاز استفاده از مشخصه

۲-۷-۳- ولتاژهای شکست ترانزیستور

حداکثر ولتاژی که می‌توان به یک BJT اعمال کرد توسط پدیده شکست بهمنی در پیوندهای امیتر - بیس و کلکتور - بیس محدود می‌شود (مکانیزم شکست ضرب بهمنی اتصال PN در بخش (۹-۱) توصیف شد).

الف) حداکثر ولتاژ کلکتور - بیس وقتی امیتر مدار باز است (BV_{CB0})

منحنی مشخصه خروجی بیس مشترک شکل (۷-۲) نشان می‌دهد که به ازای $i_E = 0$ (یعنی وقتی امیتر مدار باز است) پیوند کلکتور - بیس در ولتاژی موسوم به BV_{CB0} به ناحیه شکست می‌رود و به ازای $i_E > 0$ شکست در ولتاژی کوچکتر از BV_{CB0} رخ می‌دهد.

برای ولتاژهای v_{CB} نزدیک به ولتاژ شکست ($v_{CB} \leq BV_{CB0}$) که جریان کلکتور مطابق شکل (۷-۲) افزایش چشمگیری دارد، می‌توان رابطه بین جریان کلکتور با جریان امیتر را با استفاده از رابطه (۶-۲) به صورت زیر بیان کرد:

$$i_C = \alpha I_E M \quad (۱۵-۲)$$

که M ضریب تکثیر جفت الکترون - حفره در ناحیه تهی اتصال می‌باشد که با نزدیک شدن v_{CB} به ولتاژ شکست BV_{CB0} افزایش چشمگیری دارد و به صورت زیر تعریف می‌شود:

$$M = \frac{1}{\left[1 - \left(\frac{v_{CB}}{BV_{CB0}} \right)^n \right]} \quad (۱۶-۲)$$

که برای n مقداری بین ۳ تا ۶ اختیار می‌شود.

(ب) حداکثر ولتاژ کلکتور - امیتر وقتی بیس مدار باز است (BV_{CE0})

حال اگر پدیده شکست بهمنی را در آرایش امیتر مشترک بررسی کنیم ملاحظه می‌شود که در منحنی مشخصه (i_E / v_{CE}) شکل (۱-۲) شکست در ولتاژی به مقدار BV_{CE0} (وقتی بیس مدار باز است) رخ می‌دهد که گاهی با نام ولتاژ تحمل $L.V_{CE0}$ نامیده می‌شود. پدیده شکست هنوز هم از نوع بهمنی است ولی اثر آن بر منحنی مشخصه بسیار پیچیده‌تر از منحنی مشخصه بیس مشترک است. به این دلیل که به وسیله پدیده شکست بهمنی جفت‌های الکترون - حفره تولید می‌شوند و حفره‌ها به داخل بیس رانده شده و در آنجا به مقدار قابل توجهی به جریان بیس می‌افزایند. با توجه به رابطه (۷-۲) برای جریان بیس می‌توان نوشت:

$$i_B = i_E - i_C \quad (۱۷-۲)$$

رابطه (۱۵-۲) این جا هم معتبر است و با جایگزینی آن در رابطه (۱۷-۲) رابطه زیر بدست می‌آید:

$$i_B = \frac{i_C}{M\alpha} - i_C \Rightarrow i_C = \frac{M\alpha}{1 - M\alpha} \quad (۱۸-۲)$$

که M در رابطه (۱۶-۲) تعریف شده است.

رابطه (۱۸-۲) نشان می‌دهد که با نزدیک شدن $M\alpha$ به یک، i_C به بی‌نهایت میل می‌کند یعنی به دلیل جزء اضافی جریان بیس ناشی از پدیده شکست بهمنی، β مؤثر به بی‌نهایت میل می‌کند. مقدار BV_{CE0} را می‌توان با صفر قرار دادن مخرج رابطه (۱۸-۲) بدست آورد.

$$M\alpha = 1 \Rightarrow \frac{\alpha}{\left[1 - \left(\frac{v_{CB}}{BV_{CB0}}\right)^n\right]} = 1 \quad (۱۹-۲)$$

چون مقدار ولتاژ کلکتور - امیتری که به ازای آن شکست بهمنی صورت می‌گیرد نسبتاً بزرگ است بنابراین می‌توان با تقریب خوب $v_{CE} \approx v_{CB}$ فرض نمود و رابطه (۱۹-۲) را به صورت زیر بیان کرد:

$$\frac{\alpha}{\left[1 - \left(\frac{BV_{CE0}}{BV_{CB0}}\right)^n\right]} = 1 \quad (۲۰-۲)$$

که برای BV_{CE0} بدست می‌آید.

$$\frac{BV_{CE0}}{BV_{CB0}} = \sqrt[n]{1 - \alpha} \Rightarrow BV_{CE0} \approx \frac{BV_{CB0}}{\sqrt[n]{\beta}} \quad (۲۱-۲)$$


رابطه (۲۱-۲) نشان می‌دهد که BV_{CE0} به نسبت قابل توجهی از BV_{CB0} کوچکتر است.

(ج) حداکثر ولتاژ امیتر - بیس وقتی کلکتور مدار باز است (BV_{EB0})

اتصال P-N مربوط به امیتر - بیس یک ترانزیستور نیز ممکن است در اثر اعمال ولتاژ معکوس زیاد دچار شکست شود. ولتاژ معکوسی که پیوند امیتر - بیس یک ترانزیستور با کلکتور مدار باز ($I_C = 0$) را به شکست می‌برد با BV_{EB0} نشان می‌دهند. به دلیل زیاد بودن چگالی ناخالصی امیتر ولتاژ شکست BV_{EB0} پایین و اغلب در حد ۵ الی ۸ ولت می‌باشد. در حالی که به دلیل کم بودن چگالی ناخالصی کلکتور، ولتاژ شکست BV_{CB0} بزرگ و معمولاً در حد ۱۰۰ ولت یا بیشتر است.

ولتاژ شکست BV_{CE0} در ترانزیستور از اهمیت بیشتری برخوردار است زیرا با توجه به رابطه (۲۱-۲) در ترانزیستوری که BV_{CB0} حدود ۱۰۰ ولت است، BV_{CE0} در حدود ۳۰ الی ۴۰ ولت می‌باشد. بنابراین در عمل باید مواظب شکست BV_{CE0} باشیم که در ولتاژ پائین‌تری رخ می‌دهد. لذا حد ولتاژ کار ترانزیستور بیشتر توسط BV_{CE0} و BV_{EB0} تعیین می‌شود.

مثال ۱- در مدار شکل زیر ترانزیستور دارای مشخصات $\alpha = 0.9$ و $V_{BE(on)} = 0.7V$ می‌باشد در صورتی که بخواهیم قدرمطلق ولتاژ (V_{CE}) از ۲۰ ولت تجاوز نکند ($|V_{CE_{max}}| = 20V$) مقدار حداقل R_C برابر است با:



$$R_C = 75/6 \Omega \quad (1)$$

$$R_C = 77/8 \Omega \quad (2)$$

$$R_C = 73/2 \Omega \quad (3)$$

$$R_C = 81/3 \Omega \quad (4)$$

در ورودی KVL $-2.7 + 200 I_E + 0.7 = 0 \Rightarrow I_E = 10 \text{ mA}$

$$I_C = \alpha I_E = 9 \text{ mA}$$


در خروجی KVL $-V_{EE} + R_E I_E + V_{EC_{max}} + R_C I_C - V_{CC} = 0$

$$-2.7 + 200 \times 10 \times 10^{-3} + 20 + R_C \times 9 \times 10^{-3} - 20 = 0 \Rightarrow R_C = 77/8 \Omega$$

بنابراین گزینه (۲) صحیح می‌باشد.

چون منبع تغذیه DC (باتری) حجیم، گران و نسبتاً سنگین است در بایاس کردن ترانزیستورها به صورتی که در مدار قبل استفاده شد از دو منبع تغذیه استفاده نمی‌شود و معمولاً با یک منبع تغذیه DC و استفاده از مقاومت‌های مناسب، دیود بیس امیتر را در ناحیه هدایت و دیود بیس کلکتور را در ناحیه قطع قرار می‌دهند.

مثال ۲- برای ترانزیستور مدار شکل (۱۴-۲) در صورتی که $\beta = 100$ و $V_{BE(on)} = 0.7V$ باشد مقدار R_B چقدر باشد تا $V_{CE} = 10V$ گردد.



شکل (۱۴-۲)

$$R_B = 93/9K \Omega \quad (1)$$

$$R_B = 95/7K \Omega \quad (2)$$

$$R_B = 91/2K \Omega \quad (3)$$


$$R_B = 97/5K \Omega \quad (4)$$

در خروجی KVL $\Rightarrow -V_{CC} + V_{CE} + R_E I_E = 0 \Rightarrow -20 + 10 + 1K I_E = 0 \Rightarrow I_E = 10 \text{ mA}$

در مسیر مشخص شده در شکل روبرو KVL $\Rightarrow -V_{CC} + R_B I_B + V_{BE} + R_E I_E = 0$


$$-V_{CC} + R_B \frac{I_E}{1 + \beta} + V_{BE} + R_E I_E = 0$$

$$-20 + R_B \frac{10 \times 10^{-3}}{1 + 100} + 0.7 + 1000 \times 10 \times 10^{-3} = 0 \Rightarrow R_B = 93/9K \Omega$$



بنابراین گزینه ۱ صحیح می باشد.

مثال ۳- در مدار شکل (۱۵-۲) در صورتی که $\beta = 100$ و $V_{BE(on)} = 0.7V$ باشد جریان کلکتور برابر است با:



شکل (۱۵-۲)

- (۱) ۱۰/۵mA
- (۲) ۱۹/۳mA
- (۳) ۱۹/۶mA
- (۴) ۹/۹mA

با فرض این که ترانزیستور NPN در ناحیه فعال است محاسبات را شروع می کنیم و سپس فرضمان را بررسی می کنیم.

$$KVL \Rightarrow -V_{CC} + R_B I_B + V_{BE} = 0$$

$$-20 + 100K \times I_B + 0.7 = 0 \Rightarrow I_B = 193 \mu A$$

$$I_C = \beta I_B = 19.3 mA$$

$$KVL \Rightarrow -V_{CC} + R_C I_C + V_{CE} = 0$$

$$-20 + 2K \times 19.3 \times 10^{-3} + V_{CE} = 0$$

$$V_{CE} = -18.6 V < V_{CE_{sat}} = 0.2 V$$

چون $V_{CE} < 0.2 V$ می باشد بنابراین ترانزیستور NPN در مدار فوق در ناحیه اشباع قرار دارد و محاسبات فوق صحیح نمی باشد. جهت محاسبه جریان صحیح کلکتور چون ترانزیستور در ناحیه اشباع کار می کند باید از $V_{CE_{sat}} = 0.2 V$ استفاده نمود و با نوشتن KVL مجدد در خروجی جریان کلکتور را بدست آورد.

$$KVL \Rightarrow -V_{CC} + R_C I_{C_{sat}} + V_{CE_{sat}} = 0$$


$$-20 + 2K I_{C_{sat}} + 0.2 = 0$$

$$I_{C_{sat}} = 9.9 mA$$


بنابراین گزینه (۴) صحیح است.

مثال ۴- در شکل (۱۶-۲) ترانزیستور از جنس ژرمانیم و دارای $I_{CBO} = 1 \mu A$ در دمای $25^\circ C$ می باشد

حداقل مقدار لازم V_{BB} چقدر است تا ترانزیستور در دمای $t = 85^\circ C$ در حالت قطع بماند ($V_{EB(cut)} = -0.1V$)



الف -



ب -

- (۱) ۰/۵V
- (۲) ۶/۱V
- (۳) ۶/۵V
- (۴) ۰/۲V

شکل (۱۶-۲)


چون می خواهیم در دمای $t = 85^\circ C$ ترانزیستور در حالت قطع بماند بنابراین جریان برقراری در بیس همان جریان اشباع معکوس بیس - کلکتور از بیس به طرف کلکتور مطابق شکل (۱۶-۲) می باشد.

$$I_{CB0}(t = 85^{\circ}\text{C}) = I_{CB0}(t = 25^{\circ}\text{C}) 2^{\frac{85-25}{10}} \Rightarrow I_{CB0}(t = 85^{\circ}\text{C}) = 64 \mu\text{A}$$

$$\text{در ورودی KVL} \Rightarrow -V_{BB} + R_B I_{CB0}(t = 85^{\circ}\text{C}) - V_{EB(\text{cut})} = 0$$

$$V_{BB} = 100 \times 10^2 \times 64 \times 10^{-6} + 0.1 = 6.5 \text{V} \quad \text{بنابراین گزینه (۳) صحیح است.}$$

مثال ۵- در مدار شکل (۱۷-۲) با فرض $|V_{BE}| = 0.7 \text{V}$ و $\beta = \infty$ ولتاژ کلکتور Q_1 برابر است با:



شکل (۱۷-۲)

چون $\beta = \infty$ است بنابراین در تحلیل مدار می‌توان $I_{B1} = I_{B2} = 0$ و $\alpha_1 = \alpha_2 = 1$ در نظر گرفت بنابراین $V_{E1} = 0.7 \text{V}$ می‌باشد و جریان I_{R1} با رابطه زیر بدست می‌آید.

$$I_{R1} = \frac{V_{CC} - V_{E1}}{R1} = \frac{10 - 0.7 \text{V}}{9.3 \text{K}} = 1 \text{mA}$$

$$\text{در امیتر } Q_1 \text{ KCL} \Rightarrow I_{E1} + I_{C2} = I_{R1} \Rightarrow \frac{I_{C1}}{\alpha_1} + \alpha_2 I_{E2} = I_{R1} \Rightarrow$$

$$I_{C1} + I_{E2} = I_{R1} \Rightarrow \frac{V_{C1} - (-10)}{6 \text{K}} + \frac{V_{C1} - 0.7 \text{V} - (-10)}{4 \text{K}} = 1 \text{mA} \Rightarrow V_{C1} = -7/4 \text{V}$$

$$V_{EC1} = V_{E1} - V_{C1} = 0.7 \text{V} - (-7/4) = 1.75 > 0.2$$


$$V_{CE2} = V_{C2} - V_{E2} = 0.7 \text{V} - (-7/4 - 0.7) = 1.85 > 0.2$$

فرض فعال بودن هر دو ترانزیستور تأیید می‌شود، بنابراین محاسبات فوق درست و $V_{C1} = -7/4 \text{V}$ می‌باشد و گزینه (۱) صحیح است.

۸-۲ مدارهای بایاس

در این قسمت ضمن معرفی مدارهای مناسبی جهت بایاس کردن ترانزیستور در بهترین نقطه کار ناحیه فعال برای داشتن حداکثر نوسان متقارن بدون اعوجاج در خروجی، روش‌هایی را نیز جهت تثبیت این نقطه کار (پایداری آن نسبت به تغییرات دما و β) مورد بررسی قرار می‌دهیم.

همانطوری که در بخش قبل ذکر شد برای بایاس کردن ترانزیستور در ناحیه فعال معمولاً از یک منبع تغذیه به علت حجم، وزن و هزینه کمتر استفاده می‌شود. مدار ساده‌ایی که می‌توان با یک منبع تغذیه دیود بیس - امیتر را در هدایت و دیود بیس - کلکتور را در ناحیه قطع قرار داد و به عبارتی ترانزیستور را در ناحیه فعال بایاس کرد در شکل (۱۸-۲)، نمایش داده شده است.



الف) مدار بایاس ساده با یک منبع تغذیه

ب) مدار ساده شده شکل الف

شکل (۱۸-۲)

با انتخاب مقاومت بزرگ و مناسب R_B می‌توان دیود بیس امیتر را به هدایت برد و با توجه به روابط (۲۲-۲) و (۲۳-۲) جریان مناسبی را برای کلکتور ایجاد کرد و با انتخاب مناسب مقاومت R_C ضمن معکوس بایاس کردن دیود بیس - کلکتور و استفاده از رابطه (۲۴-۲) ولتاژ مناسبی را برای کلکتور - امیتر ترانزیستور جهت کار در ناحیه فعال فراهم نمود.

$$\text{KVL در ورودی} \Rightarrow V_{CC} = R_B I_B + V_{BE} \Rightarrow I_{BQ} = \frac{V_{CC} - V_{BE}}{R_B} \quad (22-2)$$

$$I_{CQ} = \beta I_{BQ} + (1 + \beta) I_{CB0} \quad (23-2)$$

$$\text{KVL در خروجی} \Rightarrow V_{CC} = R_C I_{CQ} + V_{CEQ} \Rightarrow V_{CEQ} = V_{CC} - R_C I_{CQ} \quad (24-2)$$

اگر نقطه کار (I_{CQ} , V_{CEQ}) در بهترین نقطه ناحیه فعال قرار گیرد حداکثر دامنه نوسان متقارن و بدون اعوجاج در خروجی را خواهیم داشت. در بخش‌های آینده چگونگی تشخیص بهترین نقطه کار در ناحیه فعال توضیح داده خواهد شد.


با توجه به روابط (۲۲-۲) و (۲۳-۲) جریان کلکتور I_{CQ} به پارامترهای V_{BE} و I_{CB0} و β وابسته است که با تغییر دما این پارامترها به صورت زیر تغییر می‌کنند.

۱- با افزایش هر یک درجه سلیسیوس دما ولتاژ بیس امیتر (V_{BE}) تقریباً ۲ میلی ولت کاهش می‌یابد.

۲- با افزایش هر ۱۰ درجه سلیسیوس دما جریان اشباع معکوس اتصال کلکتور - بیس (I_{CB0}) دو برابر می‌شود.

۳- با افزایش دما β ترانزیستور زیاد می‌شود. که منحنی تغییرات β برحسب دما در فصل بعد رسم شده است. از طرفی با سوختن ترانزیستور و جایگزین کردن آن با همان نوع ترانزیستور β آن حتماً تغییر می‌کند.

با توجه به روابط (۲۲-۲) و (۲۳-۲) با افزایش دما جریان کلکتور (I_{CQ}) مدار شکل (۱۸-۲) زیاد و نقطه کار ترانزیستور در بهترین نقطه کار طراحی شده باقی نمی‌ماند. بنابراین مدار بایاس شکل (۱۸-۲) چون نقطه کار آن شدیداً به تغییرات دما و β وابسته است و نقطه کار ثابتی ندارد مورد استفاده قرار نمی‌گیرد و مدارهای بایاسینگ رسم شده در شکل (۱۹-۲) که نقطه کار آنها از نظر تغییر دما و β پایداری بهتری دارد پیشنهاد می‌گردد.



شکل (۱۹-۲)

در مدار شکل (الف-۱۹-۲) اگر دما زیاد شود I_{CQ} افزایش می‌یابد که با توجه به رابطه (۱۰-۲) باعث ازدیاد جریان کلکتور مدار می‌گردد، افزایش I_{CQ} باعث افت ولتاژ بیشتر روی مقاومت R_C و کاهش ولتاژ کلکتور می‌گردد، طبق رابطه زیر کاهش ولتاژ کلکتور (V_C)، کاهش I_{BQ} را به دنبال دارد و با توجه به رابطه $I_{CQ} = \beta I_{BQ}$ جریان کلکتور کم می‌گردد و بعبارتی جبران‌سازی ناشی از تغییرات دما تا حدی صورت می‌گیرد.


$$I_{BQ} = \frac{V_C - V_{BE}}{R_B}$$

بنابراین در این مدار نقطه کار در برابر تغییرات دما پایداری مطلوب‌تری دارد.

مدار شکل (ب-۱۹-۲) با اضافه کردن مقاومت R_E به امیتر مدار شکل (۱۸-۲) حاصل شده است و وجود این مقاومت در امیتر باعث افزایش پایداری نقطه کار در مقابل تغییرات دما می‌شود زیرا در صورت ازدیاد دما ولتاژ بیس امیتر (V_{BE}) کم و I_{CQ} زیاد می‌شود که منجر به افزایش I_{CQ} خواهد گردید، همچنین با افزایش I_{CQ} افزایش جریان امیتر (I_{EQ}) را خواهیم داشت که باعث افزایش ولتاژ امیتر (V_E) و نتیجتاً افزایش ولتاژ بیس ($V_B = V_E + V_{BE}$) خواهد شد که کاهش جریان بیس را طبق رابطه زیر به دنبال دارد و باعث کاهش I_{CQ} می‌شود.

$$I_B = \frac{V_{CC} - V_B}{R_B}$$

در مدار شکل (ج-۱۹-۲) که به مدار خود بایاس معروف است، علاوه بر مقاومت R_E در امیتر از دو مقاومت R_1 و R_2 برای بایاس بیس استفاده گردیده است. این روش در واقع متداولترین شیوه بایاس مدار امیتر مشترک است. این مدار از نظر پایداری نقطه کار نسبتاً کامل است. زیرا گذشته از ثبات حرارتی ناشی از R_E در امیتر با انتخاب مناسب مقاومت‌های R_1 و R_2 نقطه کار از پایداری نسبتاً مطلوبی نسبت به تغییر β برخوردار است. جهت انتخاب مناسب مقاومت‌های R_1 و R_2 از دید بیس ترانزیستور مدار معادل تونن را بدست می‌آوریم که مدار شکل (۲۰-۲) حاصل می‌شود. برای V_{th} و R_{th} داریم:



شکل (۲۰-۲)

$$R_{th} = R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2}$$

$$V_{th} = V_{CC} \frac{R_2}{R_1 + R_2}$$

با نوشتن KVL در ورودی مدار داریم

$$\left. \begin{aligned} -V_{th} + R_{th} I_{BQ} + V_{BE} + R_E I_{EQ} &= 0 \\ I_{BQ} &= \frac{I_{EQ}}{1+\beta} \end{aligned} \right\} \Rightarrow I_{EQ} = \frac{V_{th} - V_{BE}}{\frac{R_{th}}{1+\beta} + R_E} \quad (25.2)$$

در صورتی جریان امیتر (I_{EQ}) وابستگی کمتری به β و نهایتاً تغییرات β خواهد داشت که بتوان از جمله $\frac{R_{th}}{1+\beta}$ در مقابل R_E صرفنظر کرد و این در صورتی امکانپذیر است که:

$$\frac{R_{th}}{1+\beta_{min}} \ll R_E \Rightarrow R_{th} \ll (1+\beta_{min})R_E \quad (26.2)$$

که در عمل، مقاومت R_{th} را یک دهم $(1+\beta_{min})R_E$ در نظر می‌گیرند تا مقاومت ورودی مدار هم زیاد کاهش نیابد (در فصل بعد در مورد مقاومت ورودی بیشتر بررسی خواهد شد)


$$R_{th} \simeq \frac{\beta_{min}}{1} R_E \quad (27.2)$$

با توجه به رابطه (27.2) می‌توان برای جریان امیتر رابطه زیر را نوشت که عدم وابستگی جریان امیتر به β را نشان می‌دهد.

$$I_{EQ} \simeq \frac{V_{th} - V_{BE}}{R_E}$$

۹-۲- خط بار دینامیکی (ac)

پس از بایاس شدن ترانزیستور در ناحیه فعال اگر جریان ورودی ترانزیستور را با اعمال سیگنال ac به ورودی آن تغییر دهیم جریان و ولتاژ خروجی ترانزیستور حول نقطه کار روی مسیری که به خط بار ac معروف است تغییر خواهند کرد. مدار شکل (21-2) مدار بایاسینگ یک تقویت کننده امیتر مشترک را به همراه سیگنال ac (v_s) در ورودی و مقاومت بار R_L در خروجی و خازن‌های بایاس (C_E) و کوپلاژ C_1 و C_2 نشان می‌دهد.



شکل (21-2) مدار بایاسینگ امیتر مشترک با سیگنال ac در ورودی و بار R_L در خروجی آن

خازن بایاس^(۱)

خازن بایاس C_E به این علت موازی مقاومت R_E اضافه شده است که اثر مقاومت R_E از نظر DC در مدار وجود


داشته باشد و پایداری حرارتی نقطه کار را فراهم سازد و از دید ac مقاومت R_E را حذف کند (اتصال کوتاه کند) تا گین ولتاژ تقویت کننده کاهش نیابد. (در آینده خواهیم دید وجود مقاومت R_E در امیتر باعث کاهش گین ولتاژ می شود) بنابراین ظرفیت خازن بایپاس به قدر کافی بزرگ انتخاب می شود تا در فرکانسی که سیگنال منبع (v_S) کار می کند اندازه امپدانس خازن بایپاس خیلی کوچک باشد به طوری که وقتی موازی R_E قرار می گیرد آن را تقریباً اتصال کوتاه کند.

خازن های کوپلاژ

خازن های C_1 و C_2 به خازن های کوپلاژ معروفند و نقش آنها در مدار این است که از عبور جریان DC از طریق مقاومت R_S منبع ac (v_S) در ورودی و از طریق R_L در خروجی جلوگیری کنند چون اگر از این مسیرها جریان DC عبور کند، بهترین نقطه کاری که برای ترانزیستور در ناحیه فعال توسط مدار بایاسینگ فراهم شده تغییر می یابد. بنابراین نقش خازن های کوپلاژ، جلوگیری از عبور جریان DC و عبور دادن سیگنال ac در ورودی و خروجی مدار می باشد و مانند خازن بایپاس، ظرفیت این خازن ها باید به حد کافی بزرگ انتخاب شوند تا در فرکانس کار مدار (فرکانس سیگنال v_S) اندازه امپدانس آنها به حد کافی کوچک باشد که بتوان آنها را در تحلیل ac اتصال کوتاه فرض کرد.

۹-۲-۱- رسم خط بار ac روی منحنی مشخصه خروجی امیتر مشترک

با تغییر سیگنال ac (v_S) در ورودی، جریان بیس ترانزیستور حول نقطه کار آن تغییر می کند و این تغییر جریان بیس با توجه به منحنی مشخصه خروجی امیتر مشترک منجر به تغییر جریان کلکتور (i_C) و تغییر ولتاژ کلکتور امیتر (v_{CE}) حول نقطه کار می گردد، این تغییرات روی مسیر مشخصی که خط بار ac نامیده می شود صورت می گیرد. برای محاسبه معادله خط بار ac و رسم آن ابتدا مدار معادل ac خروجی مدار شکل (۲۱-۲) را مطابق شکل (۲۲-۲) رسم می کنیم.



شکل (۲۲-۲) مدار معادل ac خروجی امیتر مشترک

چون در بعضی مدارها ممکن است خازن بایپاس C_E دو سر R_E نباشد برای این که معادله خط بار ac به طور کامل و کلی بدست آید در پایه امیتر، مقاومت r_E که بیانگر مقاومت معادل از دید ac می باشد، پیش بینی شده است. اگر خازن بایپاس C_E در مدار وجود داشته باشد و مقاومت معادل ac متصل به پایه امیتر صفر باشد می توان در روابطی که بدست می آید به جای مقاومت r_E صفر قرار داد.

با نوشتن KVL در خروجی مدار شکل (۲۲-۲) داریم:

$$i_C r_C + v_{CE} + r_E i_E = 0 \quad (28-2)$$

چون $i_C = \alpha i_E$ می باشد. بنابراین خواهیم داشت:


$$i_C = \frac{-v_{CE}}{r_C + \frac{r_E}{\alpha}} \quad (29-2)$$

چون رابطه (۲۹-۲) جریان ac کلکتور را برحسب ولتاژ ac کلکتور امیتر نشان می دهد این رابطه بر روی منحنی

مشخصه خروجی ترانزیستور که محورهای آن برحسب جریان کلی کلکتور ($i_C = I_{CQ} + i_c$) و ولتاژ کلی کلکتور-امیتر ($v_{CE} = V_{CEQ} + v_{ce}$) مقیاس بندی شده است قابل رسم نیست. اگر در رابطه (۲۹-۲) به جای جریان ac کلکتور معادل آن ($i_c = i_C - I_{CQ}$) و به جای ولتاژ ac کلکتور-امیتر معادل آن را ($v_{ce} = v_{CE} - V_{CEQ}$) قرار دهیم، داریم:

$$i_C = I_{CQ} + \frac{V_{CEQ} - v_{CE}}{r_C + \frac{r_E}{\alpha}} \quad (۳۰-۲)$$

رابطه (۳۰-۲) معادله خط بار ac در آرایش امیتر مشترک را نشان می‌دهد که قابل رسم در روی منحنی مشخصه خروجی به صورت شکل (۲۳-۲) می‌باشد. لازم به توضیح است که جهت ساده شدن منحنی مشخصه خروجی، خطوطی که بیانگر مقادیر مختلف جریان بیس می‌باشد، رسم نشده است. در صورتی که مقدار α نزدیک به یک باشد که در اکثر مدارات تقویت کننده، این چنین است می‌توان در رابطه (۳۰-۲) به ازای α عدد یک را قرار داد.



شکل (۲۳-۲) نمایش خط بار ac روی منحنی مشخصه خروجی امیتر مشترک

نقاط S^(۱) و C^(۲) به ترتیب مرز ورود به نواحی اشباع و قطع را مشخص می‌کنند که بهترین نقطه کار (Q) در ناحیه فعال، وسط دو نقطه S و C روی خط بار ac می‌باشد به نحوی که بیشترین فاصله تا نواحی قطع و اشباع را داشته باشد تا بتوان در خروجی ماکزیم نوسان متقارن بدون اعوجاج را دریافت کرد. برای پیدا کردن بهترین نقطه کار با توجه به شکل (۲۳-۲) می‌توان نوشت:

$$V_{CEQ} = \frac{V_{CEQ} + I_{CQ}(r_C + r_E) + V_{CEsat}}{2} \Rightarrow$$

$$\Rightarrow V_{CEQ} = I_{CQ}(r_C + r_E) + V_{CEsat} \quad (۳۱-۲)$$

با نوشتن KVL از دید DC در خروجی شکل (۲۱-۲) داریم:

$$V_{CC} = I_{CQ}R_C + V_{CEQ} + R_E I_{EQ} \quad (۳۲-۲)$$

در رابطه (۳۲-۲) با توجه به رابطه $I_{CQ} = \alpha I_{EQ}$ و نزدیک بودن α به یک با تقریب خوب $I_{CQ} \simeq I_{EQ}$ در نظر گرفته

می‌شود با قرار دادن رابطه (۳۱-۲) در رابطه (۳۲-۲) داریم:

$$I_{CQ} = \frac{V_{CC} - V_{CE_{sat}}}{R_C + r_C + R_E + r_E} \quad (32-2)$$


با محاسبه I_{CQ} از رابطه (۳۳-۲) و قرار دادن آن در رابطه (۳۱-۲) نیز محاسبه می‌شود. در صورتی که مدار شکل (۲۱-۲) با دو منبع تغذیه مثبت در کلکتور و منفی در امیتر بایاس شده باشد یعنی به جای این که مقاومت R_E به زمین وصل شود به منبع تغذیه منفی (V_{EE}) وصل شده باشد رابطه (۳۳-۲) به صورت رابطه (۳۴-۲) قابل استفاده است.

$$I_{CQ} = \frac{V_{CC} + |V_{EE}| - V_{CE_{sat}}}{R_C + r_C + R_E + r_E} \quad (34-2)$$

در روابط (۳۳-۲) و (۳۴-۲) مقاومت‌های R_C و r_C و R_E و r_E با توجه به تعاریف زیر محاسبه می‌شوند. مقاومت R_C بیانگر مقاومت معادل از دید DC که به پایه کلکتور متصل شده است. مقاومت r_C بیانگر مقاومت معادل از دید ac که به پایه کلکتور متصل شده است. مقاومت R_E بیانگر مقاومت معادل از دید DC که به پایه امیتر متصل شده است. مقاومت r_E بیانگر مقاومت معادل از دید ac که به پایه امیتر متصل شده است.

۲-۹-۲- خط بار ac کلکتور مشترک


شکل (۲۴-۲) مدار بایاسینگ تقویت کننده کلکتور مشترک به همراه سیگنال ac در ورودی و مقاومت بار در خروجی و خازن‌های کوپلاژ C_1 و C_2 را نشان می‌دهد.



شکل (۲۴-۲) مدار بایاسینگ کلکتور مشترک به همراه سیگنال ac در ورودی آن

چون در محاسبه خط بار ac امیتر مشترک و رسم آن روی منحنی مشخصه خروجی شکل (۲۳-۲) بررسی به صورت کلی و کامل انجام شد بنابراین معادله خط بار ac رابطه (۳۰-۲) و شکل (۲۳-۲) همچنین رابطه (۳۳-۲) که جهت تشخیص بهترین نقطه کار در ناحیه فعال در آرایش امیتر مشترک بدست آمد تماماً قابل استفاده برای مدار تقویت کننده در آرایش کلکتور مشترک شکل (۲۴-۲) می‌باشد با توجه به این نکته که هنگام استفاده از این روابط در آرایش کلکتور مشترک جای مقاومت‌های R_C و r_C صفر قرار می‌گیرد چون مقدار مقاومت‌های معادل از دید DC و ac متصل شده به پایه کلکتور صفر می‌باشند.

مثال ۱- در شکل (۲۵-۲) در صورتی که $\beta = \infty$ باشد مقدار R_C چقدر باشد تا دامنه نوسان متقارن ولتاژ خروجی (V_L) حداکثر گردد، در این حالت V_L چقدر است؟ $V_{BE} = 0.7V$ و $V_{CE_{sat}} = 0.2V$ در نظر گرفته شود.



شکل (۲۵-۲)

- (۱) $R_C = 1K\Omega$
 $V_L = 1/5V$
- (۲) $R_C = 2/5K\Omega$
 $V_L = 2/5V$
- (۳) $R_C = 2/5K\Omega$
 $V_L = 2V$
- (۴) $R_C = 1K\Omega$
 $V_L = 2V$

چون β بی نهایت است بنابراین جریان بیس صفر است و برای ولتاژ بیس داریم:

$$V_B = \frac{10 \times 1K}{1K + 4K} = 1V \quad V_E = V_B - V_{BE} = 1 - 0.7 = 0.3V$$

$$I_{E_Q} = \frac{V_E}{R_E} = \frac{0.3}{100} = 3mA \quad \text{چون } \beta = \infty \Rightarrow \alpha = 1 \Rightarrow I_{C_Q} = 3mA$$

جهت ماکزیمم نوسان متقارن در خروجی باید $I_{C_Q} = 3mA$ طبق رابطه (۲۳-۲) و وسط خط بار ac قرار گیرد.

$$I_{C_Q} = \frac{V_{CC} - V_{CE_{sat}}}{R_C + r_C + R_E + r_E} = \frac{10 - 0.2}{R_C + R_C \parallel 1K + 100} = 3mA \Rightarrow R_C \approx 2/5K\Omega$$


با $R_C = 2/5K\Omega$ نقطه کار وسط خط بار ac شکل (۲۳-۲) قرار می گیرد. بنابراین دامنه تغییرات ولتاژ کلکتور - امیتر تا ناحیه اشباع و تا ناحیه قطع با هم مساوی و برابر $(V_{CE_Q} - V_{CE_{sat}})$ می باشد و بدین ترتیب برای داشتن V_L کافی است V_{CE_Q} را محاسبه کرد و $V_{CE_{sat}}$ را از آن کم نمود.

$$V_{CE_Q} = V_{CC} - I_{C_Q}(R_C + R_E) = 10 - 3 \times 10^{-3} (2/5K + 0.1K)$$

$$V_{CE_Q} = 2/2V \Rightarrow V_L = V_{CE_Q} - V_{CE_{sat}} = 2V$$

بنابراین گزینه (۳) صحیح است.

مثال ۲- در مدار شکل (۲-۲۶) با انتخاب مناسب R_B دامنه حداکثر نوسان متقارن خروجی (V_L) برابر است با:
 $V_{CE_{sat}} = ۰/۲$ و $V_{BE} = ۰/۷$ و $\beta = ۹۹$ در نظر گرفته شود)



شکل (۲-۲۶)

$$R_B = ۵/۶ K\Omega \quad (۱)$$

$$V_L = ۷/۴ V$$

$$R_B = ۱۰/۳ K\Omega \quad (۲)$$

$$V_L = ۵/۶ V$$

$$R_B = ۱۰/۳ K\Omega \quad (۳)$$

$$V_L = ۷/۴ V$$

$$R_B = ۵/۶ K\Omega \quad (۴)$$

$$V_L = ۵/۶ V$$

با استفاده از رابطه (۲-۳۴) جهت انتخاب بهترین کار برای داشتن حداکثر نوسان متقارن بدون اعوجاج در خروج داریم:

$$I_{C_Q} = \frac{۱۰ + ۱۰۰ - ۰/۲}{۵۰ + ۱۰۰ + ۱۵۰ \parallel ۱۰۰} = ۹۴/۳ mA$$

و چون $\beta = ۹۹$ است بنابراین $\alpha = ۰/۹۹$ می باشد و جریان امیتر نقطه کار برابر است با:

$$I_{E_Q} = \frac{I_{C_Q}}{\alpha} = ۹۵/۳ mA$$

با نوشتن KVL در ورودی می توان مقدار مناسبی برای مقاومت R_B بدست آورد.

$$\left. \begin{aligned} -۱۰ + R_B I_B + ۰/۷ + ۱۰۰ I_{E_Q} - ۱۰ = ۰ \\ I_B = \frac{I_{E_Q}}{1 + \beta} = \frac{I_{E_Q}}{۱۰۰} \end{aligned} \right\} \Rightarrow I_{E_Q} = \frac{۲۰ - ۰/۷}{\frac{R_B}{۱۰۰} + ۱۰۰} = ۹۵/۳ mA \Rightarrow R_B = ۱۰/۳ K\Omega$$

با $R_B = ۱۰/۳ K\Omega$ نقطه کار وسط خط بار ac قرار می گیرد بنابراین تغییرات ولتاژ کلکتور امیتر تا ناحیه قطع و اشباع با هم مساوی است و برابر $(V_{CE_Q} - V_{CE_{sat}})$ می باشد. از طرفی چون مقاومت ۵۰Ω در کلکتور با خازن C_1 بایпас شده است بنابراین حداکثر دامنه تغییرات ولتاژ خروجی (V_L) با حداکثر دامنه تغییرات ولتاژ کلکتور - امیتر $(V_{CE_Q} - V_{CE_{sat}})$ برابر است:


$$\text{KVL در خروجی} \quad -V_{CC} + R_C I_{C_Q} + V_{CE_Q} + R_E I_{E_Q} + V_{EE} = ۰$$

$$V_{CE_Q} = ۲۰ - (۵۰ \times ۹۴/۳ \times ۱۰^{-۳} + ۱۰۰ \times ۹۵/۳ \times ۱۰^{-۳}) \simeq ۵/۸ V$$

$$V_L = V_{CE_Q} - V_{CE_{sat}} \simeq ۵/۶ V$$

بنابراین گزینه (۲) صحیح است.

مثال ۳- برای تقویت کننده شکل (۲۷-۲) ماکزیمم دامنه نوسان متقارن بدون اعوجاج در خروجی برابر است با:



شکل (۲۷-۲)

$$V_{CE\text{sat}} = 0.3V \text{ و } V_{BE} = 0.7V$$

$$V_{\text{omax}} = 3/3V \quad (1)$$

$$V_{\text{omax}} = 3/7V \quad (2)$$

$$V_{\text{omax}} = 1/7V \quad (3)$$

$$V_{\text{omax}} = 0.9V \quad (4)$$


با توجه به مدار (۲۷-۲) $I_{CQ} = 1\text{mA}$ است و ولتاژ DC کلکتور برابر است با

$$V_C = V_{CC} - R_C I_C = 10 - 7K \times 1\text{mA} = 3V$$

و چون منبع ولتاژ ac از دید DC اتصال کوتاه است بنابراین $V_E = -0.7V$ است پس:

$$V_{CEQ} = V_C - V_E = 3.7V$$


حال با توجه به شکل (۲۲-۲) خط بار ac زیر را می توان رسم کرد.



چون امیتر از دید ac زمین شده است بنابراین تغییرات خروجی با تغییرات ولتاژ کلکتور - امیتر یکی است در این مدار چون نقطه کار وسط خط بار ac نمی باشد بنابراین برای حداکثر دامنه بدون اعوجاج در خروجی فاصله V_{CEQ} تا مرز ناحیه قطع و تا مرز ناحیه اشباع را بدست آورده و فاصله کمتر را انتخاب می کنیم. در اینجا فاصله V_{CEQ} تا مرز ناحیه اشباع $3/4$ ولت و فاصله V_{CEQ} تا مرز ناحیه قطع تقریباً 0.9 ولت است، بنابراین حداکثر دامنه ولتاژ خروجی بدون اعوجاج برابر 0.9 ولت می باشد. لذا گزینه (۴) صحیح است.


۳-۹-۲- خط بار ac بیس مشترک

مدار شکل (۲۸-۲) مدار تقویت کننده بیس مشترک با مدار پایاسینگ، سیگنال ac (v_s) در ورودی و بار R_L در خروجی را نشان می دهد.



شکل (۲۸-۲) مدار تقویت کننده بیس مشترک با مدار بایاسینگ و سیگنال ac در ورودی آن

برای رسم خط بار ac ابتدا مدار معادل ac مدار شکل (۲۸-۲) را مطابق شکل زیر رسم می‌کنیم.




در این مدار مقاومت r_B بیانگر مقاومت معادل از دید ac می‌باشد که به پایه بیس متصل شده است، اگر خازن C_b مطابق شکل (۲۸-۲) به بیس متصل شده باشد در این صورت مقاومت r_B صفر است با نوشتن KVL داریم:

$$\left. \begin{aligned} r_C i_c + v_{cb} - r_B i_b &= 0 \\ i_b &= \frac{i_c}{\beta} \end{aligned} \right\} \Rightarrow i_c = \frac{-v_{cb}}{r_C - \frac{r_B}{\beta}} \quad (۳۵-۲)$$

در صورتی که بجای جریان کلکتور ac از مقدار مساوی آن $i_c = i_C - I_{CQ}$ و بجای ولتاژ ac کلکتور - بیس مساوی آن $v_{cb} = v_{CB} - V_{CBQ}$ قرار دهیم معادله (۳۵-۲) تبدیل به معادله (۳۶-۲) خواهد شد که بیانگر خط بار ac در آرایش بیس مشترک می‌باشد و در شکل (۲۹-۲) رسم شده است.

$$i_C = I_{CQ} + \frac{V_{CBQ} - v_{CB}}{r_C - \frac{r_B}{\beta}} \quad (۳۶-۲)$$



شکل (۲۹-۲) نمایش خط بار ac روی منحنی مشخصه خروجی بیس مشترک با ترانزیستور از نوع سیلیکن

لازم به ذکر است که خطوط معرف مقادیر مختلف جریان امیتر برای ساده بودن شکل روی منحنی مشخصه خروجی بیس مشترک رسم نشده است.

انتخاب بهترین نقطه کار


بهترین نقطه کار روی خط بار ac و در وسط دو نقطه S و C می باشد که با توجه به شکل (۲۹-۲) می توان نوشت:

$$V_{CBQ} = \frac{V_{CBQ} + I_{CQ} (r_C - \frac{r_B}{\beta}) + (-\frac{0}{5})}{2} \Rightarrow$$

$$\Rightarrow V_{CBQ} = I_{CQ} (r_C - \frac{r_B}{\beta}) - \frac{0}{5} \quad (37-2)$$

با نوشتن KVL در خروجی مدار از دید DC روی مسیر مشخص شده در شکل (۳۰-۲) داریم:

$$V_{CC} = R_C I_{CQ} + V_{CBQ} + V_{BE} + I_{EQ} R_E \quad (38-2)$$



شکل (۳۰-۲)

اگر α خیلی نزدیک به یک باشد ($\alpha \approx 1$) از روابط (۳۷-۲) و (۳۸-۲) داریم:

$$I_{CQ} = \frac{V_{CC} - (V_{BE} - \frac{0}{5})}{R_C + r_C + R_E - \frac{r_B}{\beta}} \quad (39-2)$$

که می توان رابطه (۳۹-۲) را به صورت زیر نوشت


$$I_{CQ} = \frac{V_{CC} - V_{CEsat}}{R_C + r_C + R_E - \frac{r_B}{\beta}} \quad (40-2)$$

در اکثر تقویت کننده های بیس مشترک جهت داشتن گین ولتاژ بیشتر، خازن C_b وجود دارد. در این صورت رابطه (۴۰-۲) به صورت رابطه (۴۱-۲) قابل استفاده است.

$$I_{CQ} = \frac{V_{CC} - V_{CEsat}}{R_C + r_C + R_E} \quad (41-2)$$

با محاسبه I_{CQ} و قرار دادن در رابطه (۳۷-۲) ولتاژ V_{CBQ} محاسبه می شود.

مثال ۴- در مدار شکل (۳۱-۲) حداکثر دامنه نوسان متقارن بدون اعوجاج خروجی برابر است با:



شکل (۳۱-۲)

$$V_{BE(on)} = 0.7V, \beta = 100$$

$$V_{omax} = 2V \quad (1)$$

$$V_{omax} = 5/9V \quad (2)$$

$$V_{omax} = 1/3V \quad (3)$$

$$V_{omax} = 3/4V \quad (4)$$

چون $\beta R_E \gg R_1 \parallel R_2$ بنابراین می‌توان از جریان بیس (در مقابل I_{R_2}) صرف‌نظر کرد و ولتاژ V_B را با V_{th} تقریباً برابر فرض کرد بنابراین داریم:

$$V_B = V_{CC} \frac{R_2}{R_1 + R_2} = 10 \cdot \frac{2K}{8K + 2K} = 2V \quad V_E = V_B - V_{BE} = 2 - 0.7 = 1.3V$$

$$I_{E_Q} = \frac{V_E}{R_E} = \frac{1.3}{1K} = 1.3mA \quad I_{C_Q} = \alpha I_{E_Q} = \frac{\beta}{1+\beta} I_{E_Q} \approx 1.3mA$$


$$V_C = V_{CC} - I_{C_Q} R_C = 10 - 1.3mA \times 2K = 7.4V$$

$$V_{CB_Q} = V_C - V_B = 7.4 - 2 = 5.4V$$

با توجه به شکل (۲۹-۲) خط بار ac مدار را می‌توان به صورت زیر رسم کرد.

$$r_C = R_C \parallel R_L = 1K\Omega$$

$$V_{CB_Q} + I_{C_Q} r_C = 5.4 + 1.3mA \times 1K = 6.7V$$



چون خازن C_b ، بیس را از دید ac زمین می‌کند ماکزیمم تغییرات ولتاژ خروجی (V_{omax}) با ماکزیمم تغییرات ولتاژ کلکتور - بیس بدون اعوجاج برابر می‌باشد، بنابراین V_{omax} برابر است با:

$$V_{omax} = 6.7 - 5.4 = 1.3V$$

فاصله کمتر که از نقطه کار تا مرز ناحیه قطع می‌باشد انتخاب می‌گردد تا در خروجی اعوجاجی صورت نگیرد.

بنابراین گزینه ۳ صحیح می‌باشد.

۲-۱- ضرایب پایداری^(۱)

در بحث‌های قبل دیدیم که جریان DC کلکتور (I_{CQ}) تابعی از سه متغیر β ، I_{CB0} و V_{BE} می‌باشد که با تغییر پارامترهایی نظیر دما یا تعویض ترانزیستور به علت آسیب دیدن، این پارامترها تغییر می‌کردند و باعث تغییر جریان کلکتور (I_{CQ}) می‌شدند. بنابراین جریان کلکتور را به صورت یک تابع سه متغیره به صورت رابطه (۴۲-۲) می‌توان نمایش داد.

$$I_{CQ} = I_{CQ}(V_{BE}, I_{CB0}, \beta) \quad (42-2)$$

اگر تغییرات سه متغیر β ، I_{CB0} و V_{BE} کوچک باشد می‌توان تغییرات جریان کلکتور ناشی از آنها را با تقریب خوب از رابطه مشتق به صورت زیر بدست آورد.

$$dI_{CQ} = \frac{\partial I_{CQ}}{\partial V_{BE}} dV_{BE} + \frac{\partial I_{CQ}}{\partial I_{CB0}} dI_{CB0} + \frac{\partial I_{CQ}}{\partial \beta} d\beta \quad (43-2)$$

و ضرایب پایداری S_V و S_I و S_β به صورت زیر محاسبه کرد.

$$S_V = \frac{\partial I_{CQ}}{\partial V_{BE}} \quad (44-2)$$

$$S_I = \frac{\partial I_{CQ}}{\partial I_{CB0}} \quad (45-2)$$

$$S_\beta = \frac{\partial I_{CQ}}{\partial \beta} \quad (46-2)$$

در صورتی که تغییرات هر یک از سه متغیر مستقل β ، I_{CB0} یا V_{BE} بزرگ باشد و تغییرات I_{CQ} نسبت به آن متغیر را نتوان به صورت یک معادله خط بیان کرد ضریب پایداری مربوطه با استفاده از روابط زیر محاسبه می‌گردد.

$$S_V = \frac{\Delta I_{CQ}}{\Delta V_{BE}} \quad (47-2)$$

$$S_I = \frac{\Delta I_{CQ}}{\Delta I_{CB0}} \quad (48-2)$$

$$S_\beta = \frac{\Delta I_{CQ}}{\Delta \beta} \quad (49-2)$$

و رابطه (۴۳-۲) به صورت زیر قابل استفاده می‌باشد.


$$\Delta I_{CQ} = S_V \Delta V_{BE} + S_I \Delta I_{CB0} + S_\beta \Delta \beta \quad (50-2)$$

چنین وضعیتی معمولاً در مورد متغیر β در اثر تعویض ترانزیستور ناشی از آسیب دیدگی پیش می‌آید. در این حالت

چون β دارای دامنه تغییرات وسیعی است و رابطه تابع (I_{CQ}) با متغیر (β) غیرخطی است ضریب S_β با استفاده از رابطه (۴۹-۲) به صورت زیر محاسبه می‌شود.

$$S_\beta = \frac{\Delta I_{CQ}}{\Delta \beta} = \frac{I_{CQ} \Big|_{\beta=\beta_2} - I_{CQ} \Big|_{\beta=\beta_1}}{\beta_2 - \beta_1} \quad (51-2)$$

هر چه ضرایب پایداری (S_V, S_I, S_β) کوچکتر باشد تغییرات جریان کلکتور کمتر و نقطه کار (I_{CQ}) پایدارتر است. **مثال:** ضرایب پایداری S_V, S_I, S_β را برای مدار خود بایاس شکل (۱۹-۲ ج) بدست آورید:



برای محاسبه ضریب پایداری شکل (۱۹-۲ ج) ابتدا با استفاده از مدار معادل تونن در بیس ترانزیستور، مدار را به صورت شکل روبرو ساده کرده و سپس KVL می‌نویسیم.

$$\left. \begin{aligned} \text{KVL} \Rightarrow V_{th} &= R_{th} I_B + V_{BE} + R_E I_E \\ I_E &= I_B + I_{CQ} \end{aligned} \right\} \Rightarrow V_{th} = R_{th} I_B + V_{BE} + R_E (I_B + I_{CQ}) \quad (52-2)$$

$$I_{CQ} = \beta I_B + (1 + \beta) I_{CBo} \quad (53-2)$$

با محاسبه I_B از رابطه (۵۲-۲) و قرار دادن در رابطه (۵۳-۲) داریم:

$$I_{CQ} = \frac{\beta (V_{th} - V_{BE})}{R_{th} + (1 + \beta) R_E} + \frac{(1 + \beta) (R_{th} + R_E)}{R_{th} + (1 + \beta) R_E} I_{CBo} \quad (54-2)$$

با استفاده از معادله (۵۴-۲) و روابط (۴۴-۲) و (۴۵-۲) ضرایب پایداری S_V و S_I مدار خود بایاس به صورت زیر محاسبه می‌شود:

$$S_V = \frac{\partial I_{CQ}}{\partial V_{BE}} = \frac{-\beta}{R_{th} + (1 + \beta) R_E} \quad (55-2)$$

در صورتی که شرط پایداری جریان امیتر نقطه کار در برابر تغییرات β $[R_{th} \ll (1 + \beta_{min}) R_E]$ از رابطه (۲۶-۲) برقرار باشد ضریب S_V بدست آمده در رابطه (۵۵-۲) به مقدار زیر ساده می‌شود:

$$S_V \approx -\frac{1}{R_E}$$

$$S_I = \frac{\partial I_{CQ}}{\partial I_{CBo}} = -\frac{(1 + \beta) (R_{th} + R_E)}{R_{th} + (1 + \beta) R_E} \quad (56-2)$$

در صورت برقراری شرط پایداری $R_{th} \ll (1 + \beta_{min}) R_E$ ضرب S_I به مقدار زیر ساده می‌شود:

$$S_I \simeq \left(1 + \frac{R_{th}}{R_E} \right)$$

و برای محاسبه ضریب پایداری S_β با توجه به خطی نبودن رابطه (۵۴-۲) نسبت به β و بزرگ بودن دامنه تغییرات β استفاده از مشتق ممکن است خطای قابل ملاحظه‌ای به همراه داشته باشد. در این حالت با فرض ثابت بودن دو متغیر دیگر (V_{BE} و I_{CB0}) و استفاده از رابطه (۵۱-۲) S_β را به صورت زیر بدست می‌آوریم. چون در ناحیه فعال داریم:

$$(R_E + R_{th}) I_{CB0} \ll (V_{th} - V_{BE})$$

می‌توان از جمله شامل I_{CB0} در رابطه (۵۴-۲) صرفنظر کرد و برای I_{CQ} نوشت:

$$I_{CQ} \simeq \frac{\beta (V_{th} - V_{BE})}{R_{th} + (1 + \beta) R_E} \quad (57-2)$$


حال با استفاده از رابطه (۵۷-۲) $I_{C\gamma}$ و $I_{C\gamma}$ را به ازای مقادیر حداقل و حداکثر β (یعنی β_1 و β_2) محاسبه کرده و به صورت زیر ضریب S_β بدست می‌آید:

$$\begin{aligned} S_\beta &= \frac{\Delta I_C}{\Delta \beta} = \frac{I_{C_2} - I_{C_1}}{\beta_2 - \beta_1} = \frac{\frac{\beta_2 (V_{th} - V_{BE})}{R_{th} + (1 + \beta_2) R_E} - \frac{\beta_1 (V_{th} - V_{BE})}{R_{th} + (1 + \beta_1) R_E}}{\beta_2 - \beta_1} \\ &= \left(\frac{V_{th} - V_{BE}}{R_{th} + (1 + \beta_1) R_E} \right) \left[\frac{R_{th} + R_E}{R_{th} + (1 + \beta_2) R_E} \right] \\ &= \frac{I_{C_1}}{\beta_1} \left[\frac{R_{th} + R_E}{R_{th} + (1 + \beta_2) R_E} \right] \quad (58-2) \end{aligned}$$

همانطوری که از ضرایب پایداری بدست آمده برای مناسب‌ترین مدار بایاسینگ شکل (۱۹-۲ ج) مشخص است، حتی با انتخاب R_E مناسب در آمیتر برای افزایش پایداری حرارتی و انتخاب $R_{th} \ll (1 + \beta_{min}) R_E$ جهت افزایش پایداری نقطه کار نسبت به تغییرات β ، باز ضرایب پایداری S_V و S_I و S_β صفر نشده و نقطه کار کاملاً پایدار نمی‌گردد.

۱۱-۲- جبران تغییرات حرارتی

تغییرات پارامتر V_{BE} و I_{CB0} ناشی از تغییر درجه حرارت را می‌توان با اضافه کردن دیودهایی در مدار بایاسینگ ترانزیستور مطابق شکل (۳۲-۲) یا با استفاده از ترمیستور^(۱) یا سنسیستور^(۲) در مدار بایاسینگ جبران کرد.



شکل (۳۲-۲)

۱-۱۱-۲- جبران تغییر حرارتی با استفاده از دیود

الف) جبران تغییر حرارتی V_{BE}

در صورتی که دو دیود D_1 و D_2 از نظر تغییر حرارتی با دیود بیس امیتر مشابه باشند، یعنی داشته باشیم:


$$\frac{\Delta V_{D_1}}{\Delta T} = \frac{\Delta V_{D_2}}{\Delta T} = \frac{\Delta V_{BE}}{\Delta T} \quad (۵۹-۲)$$

در این صورت می‌توان وابستگی جریان امیتر به تغییر V_{BE} ناشی از تغییر درجه حرارت را با این دو دیود به صورت زیر منتفی کرد. اگر از دید پایه بیس ترانزیستور شکل (۲-۳۳-الف) مدار معادل تونن مدار محاسبه گردد، داریم:

$$V_{th} = V_{CC} \frac{R_2}{R_1 + R_2} + \frac{2V_D R_1}{R_1 + R_2} \quad (۶۰-۲)$$

$$R_{th} \simeq R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2} \quad (۶۱-۲)$$

در این حالت می‌توان مدار شکل (۲-۳۳-الف) را به صورت مدار شکل (۲-۳۳-ب) ساده کرد.



ب) مدار معادل تونن از دید بیس

الف) استفاده از دیود در مدار بایاسینگ جهت جبران اثر حرارتی دیود بیس امیتر

شکل (۳۳-۲)

با توجه به روابط (۲۵-۲) و (۶۰-۲) و (۶۱-۲) برای جریان امیتر می‌توان نوشت:

$$I_{E_Q} = \frac{(V_{CC} \frac{R_2}{R_1 + R_2} + \frac{2V_D R_1}{R_1 + R_2}) - V_{BE}}{\frac{R_{th}}{1 + \beta} + R_E} \quad (62-2)$$


که برای جبران تغییر حرارتی جریان امیتر داریم:

$$\frac{\Delta I_{E_Q}}{\Delta T} = 0 \Rightarrow \frac{2R_1}{R_1 + R_2} \frac{\Delta V_D}{\Delta T} - \frac{\Delta V_{BE}}{\Delta T} = 0 \quad (63-2)$$

با توجه به برقراری رابطه (۵۹-۲) بدست می‌آید:

$$R_1 = R_2 \quad (64-2)$$


در عمل پیدا کردن دیودهای D_1 و D_2 که رابطه (۵۹-۲) را برآورده سازد آسان نیست. بنابراین می‌توان به جای این دیودها از دو ترانزیستور که مشابه ترانزیستور مدار شکل (۳۲-۲) هستند و دیود بیس - کلکتور آن اتصال کوتاه شده مطابق شکل (۳۴-۲) استفاده کرد.



شکل (۳۴-۲)

(ب) جبران تغییر حرارتی I_{CB0}

معمولاً جبران تغییر حرارتی I_{CB0} برای ترانزیستورهای ژرمانیم مطرح می‌گردد. چون تغییرات I_{CB0} نسبت به حرارت در مورد این ترانزیستورها قابل ملاحظه است و می‌تواند جابجایی قابل توجهی روی نقطه کار انجام دهد. یک روش جبران با استفاده از مدار شکل (۳۵-۲) انجام می‌شود.



شکل (۳۵-۲) جبران تغییر حرارتی I_{CB0}

در شکل (۳۵-۲) دیود D_3 توسط مقاومت‌های R_1 و R_2 و V_{CC} در بایاس معکوس قرار دارد. بنابراین جریان عبوری از آن جریان اشباع معکوس (I_S) می‌باشد. با نوشتن KCL در بیس داریم:

$$I_B = I_o - I_S \quad (۶۵-۲)$$

با قرار دادن رابطه (۶۵-۲) در رابطه (۱۰-۲) داریم:


$$I_{C_Q} = \beta(I_o - I_S) + (1 + \beta)I_{CBQ} \quad (۶۶-۲)$$

چنانچه از تغییرات حرارتی V_{BE} صرف‌نظر کنیم یا طبق مدار شکل (۳۳-۲ الف) جبران حرارتی شده باشد جریان I_o تقریباً ثابت است و در صورتی که $\beta \gg 1$ و $\frac{\Delta I_{CBQ}}{\Delta T} = \frac{\Delta I_S}{\Delta T}$ باشد در این حالت تغییر I_{C_Q} نسبت به تغییر حرارت طبق رابطه (۶۷-۲) تقریباً صفر می‌باشد.

$$\frac{\Delta I_{C_Q}}{\Delta T} = -\beta \frac{\Delta I_S}{\Delta T} + (1 + \beta) \frac{\Delta I_{CBQ}}{\Delta T} \simeq 0 \quad (۶۷-۲)$$

۲-۱۱-۲- جبران تغییر حرارتی با استفاده از ترمیستور و سنسیستور

روش دیگر برای جبران حرارتی نقطه کار ترانزیستور استفاده از ترمیستور یا سنسیستور می‌باشد. ترمیستور یک عنصر حرارتی است که مقاومت الکتریکی آن با افزایش درجه حرارت کاهش می‌یابد. به عبارت دیگر این قطعه دارای ضریب حرارتی منفی است. در صورتی که سنسیستور عنصر حرارتی است با ضریب حرارتی مثبت یعنی با افزایش حرارت مقاومت الکتریکی آن زیاد می‌شود. در شکل (۳۶-۲) دو مدار که در آنها از ترمیستور (R_T) استفاده شده، نشان داده شده است.




شکل (۳۶-۲) استفاده از ترمیستور برای جبران اثر تغییرات حرارتی

در مدار شکل (۳۶-۲ الف) با ازدیاد درجه حرارت، R_T کاهش یافته و ولتاژ بیس را کم می‌کند، این کم شدن به نوبه خود باعث کاهش جریان کلکتور می‌گردد.

در مدار شکل (۳۶-۲ ب) افزایش درجه حرارت موجب کم شدن R_T گردیده و در نتیجه جریان بیشتری به مقاومت R_E وارد می‌شود و باعث افزایش V_E و نتیجتاً افزایش ولتاژ بیس می‌گردد که افزایش ولتاژ بیس کاهش جریان بیس و نهایتاً کاهش جریان کلکتور را به دنبال دارد. چنانچه بخواهیم از سنسیستور استفاده کنیم باید آن را بصورت موازی با R_1 یا R_2 یا به جای آنها قرار دهیم و می‌توان به نتایج مشابهی که با استفاده از ترمیستور بحث شد، رسید.

مثال ۱- در صورتی که در مدار شکل (۳۷-۲) $R_C = ۱K\Omega$ و $R_E = ۲۰۰\Omega$ و $V_{CC} = ۱۰V$ و $V_{CE_{sat}} = ۰/۲V$ و $\beta = ۲۰۰$ و $V_D = V_{BE(on)} = ۰/۷V$ باشد مقادیر R_1 و R_2 و R_3 جهت داشتن حداکثر دامنه نوسان متقارن و بدون اعوجاج در خروجی برابر است با:



شکل (۳۷-۲)

$R_1 \approx 48/4K\Omega$	(۲)	$R_1 \approx 44/4K\Omega$	(۱)
$R_2 \approx 8K\Omega$		$R_2 \approx 8K\Omega$	
$R_3 \approx 9/6K\Omega$		$R_3 \approx 9/76K\Omega$	
$R_1 \approx 38/4K\Omega$	(۴)	$R_1 \approx 41/4K\Omega$	(۳)
$R_2 \approx 8K\Omega$		$R_2 \approx 8K\Omega$	
$R_3 \approx 10/1K\Omega$		$R_3 \approx 9/9K\Omega$	

با استفاده از رابطه (۳۳-۲) جهت بهترین نقطه کار داریم:

$$I_{CQ} = \frac{10 - 0/2}{1000 + 1000 + 200} = 4/5 \text{ mA}$$

$$\beta = 200 \Rightarrow \alpha \approx 1 \Rightarrow I_{EQ} \approx 4/5 \text{ mA}$$

$$V_E = R_E I_E = 0/9 \text{ V}, \quad V_B = V_E + V_{BE} = 1/6 \text{ V}$$

جهت پایداری نقطه کار نسبت به تغییرات β داریم:

$$R_{th} = R_1 \parallel R_2 \parallel R_3 = \frac{1 + \beta_{min}}{10} R_E \approx 4K\Omega \quad (۶۸-۲)$$

از طرفی برای ولتاژ بیس می توان نوشت:

$$V_B \simeq V_{th} = 10 \times \frac{R_2 \parallel R_3}{R_2 \parallel R_3 + R_1} + (2 \times V_D) \times \frac{R_1 \parallel R_3}{R_1 \parallel R_3 + R_2} = 1/9 \text{ (۶۹-۲)}$$

با استفاده از روابط (۲۵-۲) و (۶۸-۲) و (۶۹-۲) برای جریان امیتر داریم:

$$I_{E_Q} = \frac{10 \times \frac{R_2 \parallel R_3}{R_2 \parallel R_3 + R_1} + 2 \times V_D \frac{R_1 \parallel R_3}{R_1 \parallel R_3 + R_2} - V_{BE}}{\frac{R_1 \parallel R_2 \parallel R_3}{1 + \beta} + R_E}$$

و جهت جبران حرارتی V_{BE} بایستی $\frac{\Delta I_{E_Q}}{\Delta T} = 0$ باشد.

$$\frac{\Delta I_{E_Q}}{\Delta T} = 0 \Rightarrow R_1 \parallel R_3 = R_2 \quad (۷۰-۲)$$

با قرار دادن رابطه (۷۰-۲) در رابطه (۶۸-۲) داریم:

$$R_2 = 8K\Omega \quad (۷۱-۲)$$


با قرار دادن $V_D = 0.7V$ در رابطه (۶۹-۲) و استفاده از روابط (۷۰-۲) و (۷۱-۲) بدست می‌آید:

$$R_1 \simeq 44/4 K\Omega, \quad R_3 \simeq 9/76 K\Omega$$

بنابراین گزینه (۱) صحیح می‌باشد.

مثال ۲- در مدار شکل (۳۸-۲) با شرط $\frac{\Delta V_{BE}}{\Delta T} = \frac{\Delta V_D}{\Delta T}$ ، برای جبران تغییر I_E ناشی از تغییر حرارت (یعنی $\frac{\partial I_E}{\partial T} = 0$) داشتن حداکثر نوسان متقارن بدون اعوجاج در خروجی مقدار R_D و R_C برابر است با:

$$(\beta = 100, V_{BE(on)} = 0.7)$$



شکل (۳۸-۲)

$$R_C = 4/7 K\Omega$$

$$R_D = 4 K\Omega \quad (۱)$$

$$R_C = 4/3 K\Omega$$

$$R_D = 5 K\Omega \quad (۲)$$

$$R_C = 4/3 K\Omega$$

$$R_D = 4 K\Omega \quad (۳)$$

$$R_C = 4/7 K\Omega$$

$$R_D = 5 K\Omega \quad (۴)$$

چون $R_{th} \leq \frac{1+\beta}{10} R_E$ می‌باشد بنابراین $V_B \simeq V_{th}$ و داریم:

$$V_B = \frac{10 \times 15K}{135K + 15K} = 1V$$

$$I_{EQ} = \frac{V_B - V_{BE} + V_D}{R_E} \quad (۷۲-۲)$$

$I_{EQ} = \frac{۱-۰/V+۰/V}{۱K} = ۱mA$ چون $\beta = ۱۰۰ \Rightarrow \alpha \simeq ۱ \Rightarrow I_{CQ} \simeq ۱mA$
 برای داشتن حداکثر نوسان متقارن بدون اعوجاج در خروجی باید جریان کلکتور یک میلی آمپر ($I_{CQ} = ۱mA$)
 وسط خط بار ac قرار گیرد که با توجه به رابطه (۷۲-۲) داریم:

$$I_{CQ} = \frac{۱۰+۰/V-۰/V}{۲R_C + ۲K\Omega} = ۱mA \Rightarrow R_C = ۴/۲۵K\Omega \simeq ۴/۳K\Omega$$

برای این که جریان نقطه کار امیتر نسبت به تغییر حرارت تغییر نکند با استفاده از رابطه (۷۲-۲) داریم:

$$\frac{\partial I_{EQ}}{\partial T} = ۰ \Rightarrow \frac{\partial V_{BE}}{\partial T} = \frac{\partial V_D}{\partial T} \quad (۷۲-۲)$$


رابطه (۷۲-۲) در صورتی همیشه برقرار است که حتی در ماکزیمم جریان عبوری از امیتر که در مرز اشباع برابر $۲mA$ است، دیود D_1 در هدایت باقی بماند. در این حالت برای مقاومت R_D بدست می آید.

$$I_D = \frac{۱۰-۰/V}{R_D} \geq ۲mA \Rightarrow R_D \leq ۴/۶۵K\Omega$$

بنابراین گزینه (۳) صحیح می باشد.

تست‌ها

۱- در مدار شکل زیر در صورتی که هر دو ترانزیستور دارای مشخصات $\beta = 100$ و $|V_{BE(on)}| = 0.7V$ و $|V_{BE(sat)}| = 0.8V$ و $|V_{CE(sat)}| = 0.2V$ باشند ولتاژ نقاط بیس و خروجی مدار (V_B و V_O)، برای دو حالت $V_i = \pm 5V$ برابر است با:




- (۱) $V_O = \pm 3/9V$
 $V_B = \pm 4/6V$
- (۲) $V_O = \pm 4/8V$
 $V_B = \pm 5/5V$
- (۳) $V_O = \pm 4/8V$
 $V_B = \pm 5/6V$
- (۴) $V_O = \pm 3/9V$
 $V_B = \pm 4/7V$

۲- در مدار شکل فوق (تست ۱) در صورتی که $V_i = \pm 7V$ باشد ولتاژ V_B و V_O برابر است با:

- (۱) $V_O = \pm 3/9V$ (۲) $V_O = \pm 4/8V$ (۳) $V_O = \pm 4/8V$ (۴) $V_O = \pm 3/9V$
 $V_B = \pm 4/6V$ (۲) $V_B = \pm 5/5V$ (۳) $V_B = \pm 5/6V$ (۴) $V_B = \pm 4/7V$

۳- در مدار شکل زیر در صورتیکه هر دو ترانزیستور دارای مشخصات $|V_{BE}| = 0.7V$ و $|V_{BE(sat)}| = 0.75V$ و $|V_{CE(sat)}| = 0.2V$ باشند، ولتاژ نقطه C برابر است با:



- (۱) $V_C = +4/8V$ (۲) $V_C = -5/2V$ (۳) $V_C = +2/65V$ (۴) $V_C = -7/35V$


۴- در مدار شکل (تست ۳) اگر $R_F = 30\text{K}\Omega$ و $R_F = 24\text{K}\Omega$ باشد ولتاژ نقاط C و E_F (امیتر Q_F) برابر است با:

$$\begin{matrix} V_C = 0.55\text{V} & V_C = -3.7\text{V} & V_C = -3.7\text{V} & V_C = 0.55\text{V} \\ V_{E_F} = -0.2\text{V} & V_{E_F} = -4.45\text{V} & V_{E_F} = -4.4\text{V} & V_{E_F} = -0.15\text{V} \end{matrix} \quad (1)$$

۵- در مدار شکل (تست ۳) در صورتی که $\beta = 10$ باشد ولتاژ نقطه C برابر است با:

$$V_C = -7.55\text{V} \quad (4) \quad V_C = -7.25\text{V} \quad (3) \quad V_C = -7.45\text{V} \quad (2) \quad V_C = -7.25\text{V} \quad (1)$$

۶- در مدار شکل زیر اگر ترانزیستورهای Q_1 و Q_2 دارای مشخصات $V_{BE1} = V_{BE2} = 0.7\text{V}$ و $\beta_1 = 100$ و $\beta_2 = 50$ باشند جریان و ولتاژ نقطه کار ترانزیستور Q_2 برابر است با:



$$I_{CQ_2} = 5.3\text{mA}$$

$$I_{CQ_2} = 6\text{mA}$$

$$V_{CE_{Q_2}} = 13.4\text{V} \quad (2)$$

$$V_{CE_{Q_2}} = 12\text{V} \quad (1)$$


$$I_{CQ_2} = 10.2\text{mA}$$

$$I_{CQ_2} = 3.5\text{mA}$$

$$V_{CE_{Q_2}} = 3.4\text{V} \quad (4)$$

$$V_{CE_{Q_2}} = 1\text{V} \quad (3)$$

۷- در مدار شکل زیر با فرض $V_{CE_{sat}} = 0.2\text{V}$ و $V_{BE_{sat}} = 0.7\text{V}$ و $\beta = 100$ مقدار مقاومت‌های R_C و R_B برای این مدار به صورت NOR عمل کند برابر است با:



$$R_B = 200\text{K}\Omega$$

$$R_C = 2\text{K}\Omega \quad (1)$$

$$R_B = 150\text{K}\Omega$$

$$R_C = 1/5\text{K}\Omega \quad (2)$$

$$R_B = 50\text{K}\Omega$$


$$R_C = 1\text{K}\Omega \quad (3)$$

$$R_B = 120\text{K}\Omega$$

$$R_C = 1/2\text{K}\Omega \quad (4)$$

v_1	v_2	v_0
0	0	5
5	0	0.2
0	5	0.2
5	5	0.2


۸- در مدار زیر در صورتی که برای دیودها $V_D(on) = 0.7V$ و برای ترانزیستور $\beta = 150$ ، ولتاژ شروع هدایت $V_{BE\gamma} = 0.5V$ ، در هدایت $V_{BE(on)} = 0.6V$ و در ناحیه اشباع $V_{BE(sat)} = 0.7V$ و $V_{CE(sat)} = 0.2V$ باشد. عملکرد مدار به صورت کدام یک از گزینه‌های زیر می‌باشد؟



v_1	v_2	v_0
0	0	?
5	0	?
0	5	?
5	5	?


- OR (۱)
- NOR (۲)
- AND (۳)
- NAND (۴)

۹- در شکل زیر ترانزیستور از جنس S_i و دارای مشخصات $\beta = 100$ و $V_{BE} = 0.7V$ می‌باشد به ازای چه مقداری از R ترانزیستور اشباع می‌شود.




- (۱) $116K\Omega$
- (۲) $17K\Omega$
- (۳) صفر اهم
- (۴) در این مدار ترانزیستور هرگز اشباع نمی‌شود.

۱۰- هرگاه ولتاژ ورودی مدار شکل زیر به ۵ ولت برسد، مقدار ولتاژ V_0 را بدست آورید. ترانزیستور را از جنس سیلیکن ($V_{CE(sat)} = 0.2V$ ، $V_{cut-in} = 0.5V$ ، $V_{BE(on)} = 0.7V$ و $\beta = 100$) و دیود را از جنس ژرمانیم ($V_{cut-in} = 0.2V$) در نظر بگیرید.




- (۱) $0.2V$
- (۲) $0.5V$
- (۳) $0.7V$
- (۴) $0.9V$

۱۱- در مدار شکل زیر در صورتی که $\beta_1 = \beta_2 = 100$ و $\beta_3 = 20$ و $V_{BE} = 0.7V$ باشد گین ولتاژ $\frac{V_o}{V_1 - V_2}$ برابر است با:



(۱) ۵۰ (۲) ۱۰۰ (۳) ۲۰۰ (۴) ۳۰۰

۱۲- در مدار شکل زیر که برای همه ترانزیستورها $\beta = 200$ و $V_{BE} = 0.7V$ فرض می‌شود، R_C چقدر باشد تا سطح ولتاژ DC خروجی ۷ ولت گردد؟



(۲) $R_C = 910\Omega$


(۱) $R_C = 320\Omega$

(۴) با اطلاعات موجود نمی‌توان مقدار R_C را تعیین کرد.

(۳) $R_C = 1690\Omega$

۱۳- در مدار شکل زیر کدام یک از شرایط گزینه‌های زیر بایستی برقرار باشد تا این که ترانزیستور در ناحیه فعال

کار کند؟ $V_{CE_{sat}} = 0$ ، $V_{BE(on)} = 0.7V$ و $\beta = 50$



(۲) $R > 9/6 K\Omega$


(۱) $R < 9/6 K\Omega$

(۴) $R > 11/9 K\Omega$

(۳) $R < 11/9 K\Omega$

۱۴- در مدار زیر قبل از وصل کلید S، جریان I از مقاومت R_E عبور می‌کند. پس از وصل کلید S، جریان این مقاومت

به کدام گزینه نزدیک‌تر است؟ $V_{BE} = 0.6V$ و $\beta \gg 1$ و ترانزیستورهای Q_1 و Q_2 مشابهند



(۱) I

(۲) $\frac{2}{3} I$

(۳) 2I

(۴) 4I

۱۵- مدار یک نوع مرجع ولتاژ در مدارهای مجتمع، در شکل زیر نشان داده شده است. اگر $V_D = V_{BE} = 0.6V$ و

گستره ولتاژ شکست زبر موجود $9V \leq v_Z \leq 6V$ باشد گستره ولتاژ خروجی بر حسب ولت به کدام گزینه


نزدیک‌تر است؟

(۱) $1/8 \leq v_o \leq 2/5$


(۲) $2/2 \leq v_o \leq 3/2$

(۳) $3 \leq v_o \leq 4/5$

(۴) $4/8 \leq v_o \leq 7/8$




۱۶- در مدار زیر مقدار مقاومت R را طوری محاسبه کنید که $V_o = 0V$ شود. (ترانزیستورها مشابه هستند)
 $V_{BE_1} = V_{BE_2} = 0.65V$, $V_T = 25mV$, $\beta = 100$




- (۱) $R = 0.5K\Omega$
- (۲) $R = 1.35K\Omega$
- (۳) $R = 2.17K\Omega$
- (۴) $R = 3.65K\Omega$

۱۷- در مدار زیر در صورتی که $V_{CE_{sat}} = 0.2V$ و $V_{BE_{sat}} = 0.8V$, $V_{BE(on)} = 0.7V$, $V_{\gamma_{BE}} = 0.6V$ باشد و برای ترانزیستوری که در ناحیه فعال است $\beta = 100$ و برای ترانزیستوری که در ناحیه اشباع کار می کند $\beta_{min} = 20$ در نظر گرفته شود. مقدار ماکزیمم جریان I به ازای $V_i = 1/6V$ برابر است با: (سطح مقطع ترانزیستورهای Q_2 و Q_3 برابر و بزرگتر از Q_1 می باشد)




- (۱) $42mA$
- (۲) $43/3mA$
- (۳) $45mA$
- (۴) $46/8mA$

۱۸- در مدار شکل زیر $40 \leq \beta \leq 60$ و $V_{CE_{sat}} = 0.2V$ و $V_{BE(on)} = 0.7V$ می باشد مقاومت های R_C و R_E چقدر باشد تا با داشتن نقطه کار با پایداری مطلوب نسبت به تغییرات β ، در خروجی حداکثر نوسان متقارن و بدون اعوجاج حاصل گردد.




- (۱) $R_E = 0.9K\Omega$
- (۲) $R_C = 6K\Omega$
- (۳) $R_E = 0.9K\Omega$
- (۴) $R_C = 7K\Omega$
- (۵) $R_E = 1/2K\Omega$
- (۶) $R_C = 7K\Omega$
- (۷) $R_E = 1/2K\Omega$
- (۸) $R_C = 6K\Omega$

۱۹- در مدار تقویت کننده شکل زیر با فرض $\beta = 100$ ، $V_{BE(on)} = 0.7V$ و $V_{CE(sat)} = 0.2V$ مقدار مقاومت های R_1 و R_2 چقدر باشد تا ضمن پایداری نقطه کار نسبت به تغییرات β ، جریان i_L دارای حداکثر نوسان متقارن و بدون اعوجاج باشد. در این حالت مقدار I_{Lmax} چقدر می باشد؟




$R_1 \approx 7/2 K\Omega$	(۱)	$R_1 \approx 7/2 K\Omega$
$R_2 \approx 1/2 K\Omega$	(۲)	$R_2 \approx 1/2 K\Omega$
$I_{Lmax} = 6/8 mA$		$I_{Lmax} = 3/4 mA$
$R_1 \approx 21/6 K\Omega$	(۳)	$R_1 \approx 21/6 K\Omega$
$R_2 \approx 3/6 K\Omega$	(۴)	$R_2 \approx 3/6 K\Omega$
$I_{Lmax} = 6/8 mA$		$I_{Lmax} = 3/4 mA$

۲۰- در مدار شکل زیر با این فرض که $\beta \gg 1$ و $V_{BE} = 0.7V$ و $V_{CE(sat)} = 0.2V$ باشد برای داشتن حداکثر دامنه نوسان متقارن و بدون اعوجاج در خروجی، مقاومت R_L برابر است با:



(۱) $R_L = 0.5 K\Omega$
 (۲) $R_L = 1 K\Omega$
 (۳) $R_L = 1.5 K\Omega$
 (۴) $R_L = 2/2 K\Omega$

۲۱- در تقویت کننده بیس مشترک شکل زیر با فرض $\beta = 100$ و $V_{EB} = 0.7V$ و $|V_{CE(sat)}| = 0.2V$ برای داشتن ماکزیمم دامنه نوسان متقارن و بدون اعوجاج در خروجی مقاومت R_E برابر است با:




(۱) $R_E = 322\Omega$
 (۲) $R_E = 374\Omega$
 (۳) $R_E = 427\Omega$
 (۴) $R_E = 482\Omega$

۲۲- در صورتی که در مدار تست قبل $R_E = 350 \Omega$ باشد ماکزیم دامنه نوسان متقارن بدون اعوجاج در خروجی برابر است با:

$$V_{omax} = 3/8V \quad (4) \quad V_{omax} = 3/1V \quad (3) \quad V_{omax} = 4/5V \quad (2) \quad V_{omax} = 5/1V \quad (1)$$

۲۳- در مدار شکل زیر در صورتی که هر دو ترانزیستور مشابه و دارای مشخصات $\beta = 100$ و $V_{BE} = 0.7V$ و $V_{CEsat} = 0.2V$ باشند حداکثر دامنه نوسان متقارن و بدون اعوجاج در خروجی برابر است با:




$$V_{omax} = 5/5V \quad (1)$$

$$V_{omax} = 6/5V \quad (2)$$

$$V_{omax} = 4/8V \quad (3)$$


$$V_{omax} = 6V \quad (4)$$

۲۴- در مدار شکل زیر در صورتی که برای هر دو ترانزیستور $\beta = 250$ ، $V_{BE} = 0.7V$ و $V_{CEsat} = 0.2V$ باشد حداکثر دامنه نوسانی متقارن و بدون اعوجاج در خروجی مدار تقویت کننده برابر است با:




$$V_{omax} = 10V \quad (4) \quad V_{omax} = 5/6V \quad (3) \quad V_{omax} = 4/6V \quad (2) \quad V_{omax} = 2V \quad (1)$$

۲۵- در مدار تقویت کننده شکل زیر در صورتی که هر دو ترانزیستور مشابه و دارای مشخصات $\beta = 200$ و $V_{BE} = 0.7V$ و $V_{CEsat} = 0.2V$ باشند حداکثر دامنه نوسان متقارن و بدون اعوجاج در خروجی برابر است با:




$$V_{omax} = 5/5V \quad (4) \quad V_{omax} = 5V \quad (3) \quad V_{omax} = 6/6V \quad (2) \quad V_{omax} = 8V \quad (1)$$

۲۶- در مدار تقویت کننده شکل زیر در صورتی که هر سه ترانزیستور مشابه و دارای مشخصات $\beta = 100$ ، $V_{BE} = 0.7V$ ، $V_{CEsat} = 0.2V$ ، $V_T = 26mV$ و $V_A = 50V$ باشند حداکثر دامنه نوسان متقارن و بدون اعوجاج در خروجی برابر است با:



۹V (۱) ۳/۴V (۲) ۶/۴V (۳) ۴/۱V (۴)

۲۷- در مدار شکل زیر ضرایب پایداری S_I و S_V در صورتی که شرط $(1 + \beta)(R_C + R_E) \gg R_B$ برقرار باشد تقریباً برابر است با:




$$S_V \approx \frac{-1}{R_C + R_E} \quad S_I \approx \left(1 + \frac{R_B}{R_B + R_C + R_E}\right) \quad (1)$$

$$S_V \approx \frac{-1}{R_B + R_C + R_E} \quad S_I \approx \left(1 + \frac{R_B}{R_C + R_E}\right) \quad (2)$$

$$S_V \approx \frac{-1}{R_C + R_E} \quad S_I \approx \left(1 + \frac{R_B}{R_C + R_E}\right) \quad (3)$$

$$S_V \approx \frac{-1}{R_B + R_C + R_E} \quad S_I \approx \left(1 + \frac{R_B}{R_B + R_C + R_E}\right) \quad (4)$$

۲۸- در مدار زیر در صورتی که ترانزیستورها مشابه باشند. برای جبران حرارتی تغییر I_C ناشی از تغییر V_{BE} (با حرارت) رابطه بین مقاومت R_3 و R_4 برابر است با:




$$R_4 = 2R_3 \quad (1)$$

$$R_4 = R_3 \quad (2)$$

$$R_4 = 2R_3 \quad (3)$$

$$R_4 = \frac{1}{2}R_3 \quad (4)$$

۲۹- در مدار شکل زیر اگر محیط گرمتر شود ولتاژ نقاط A و B به شرح زیر تغییر می‌کند: (با فرض این که تغییرات حرارتی ولتاژ منبع، β ترانزیستورها و مقاومت‌ها ناچیز است و هر دو ترانزیستور Q_1 و Q_2 مشابه، از جنس سیلیکن و در دمای معمولی دارای مشخصات $V_{BE} = 0.7V$ و $\beta = 100$ می‌باشند)




- (۱) A ↑ و B ↑
- (۲) A ↑ و B ↓
- (۳) A ↓ و B ↓
- (۴) A ↓ و B ↑

پاسخنامه تست‌ها

۱- گزینه (۱) صحیح است.

در صورتی که $V_i = +5V$ باشد ترانزیستور Q_2 قطع می‌باشد و ترانزیستور Q_1 یا در ناحیه فعال است یا در ناحیه اشباع، با فرض فعال بودن Q_1 و نوشتن KVL می‌توان وضعیت صحیح ترانزیستور Q_1 را تشخیص داد و ولتاژ V_o و V_B را محاسبه کرد.

$$\left. \begin{aligned} \text{KVL} \Rightarrow 5 &= 10^3 I_{B_1} + 0.7 + 1K I_{E_1} \\ I_{B_1} &= \frac{I_{E_1}}{1+\beta} \end{aligned} \right\} \Rightarrow$$


$$\Rightarrow I_{E_1} = \frac{5 - 0.7}{\frac{10^3}{101} + 1K} = 3/9 \text{ mA}$$

$$V_o = I_{E_1} \cdot 1K = 3/9 \text{ V} \Rightarrow V_{CE_1} = V_C - V_{E_1} = 5 - 3/9 = 1/1 \text{ V} > 0.2 \text{ V}$$


بنابراین ترانزیستور Q_1 در ناحیه فعال است و ولتاژ محاسبه شده برای V_o صحیح می‌باشد.

$$V_B = V_o + V_{BE}(\text{on}) = 3/9 + 0.7 = 4/6 \text{ V}$$

و برای $V_i = -5V$ محاسبات عیناً برای Q_2 تکرار می‌شود و $V_o = -2/9 \text{ V}$ و $V_B = -4/6 \text{ V}$ بدست می‌آید. بنابراین گزینه (۱) صحیح می‌باشد.

۲- گزینه (۳) صحیح است.

با ورودی $V_i = 7V$ ، Q_2 قطع است و Q_1 یا در ناحیه فعال است یا در ناحیه اشباع، با فرض فعال بودن Q_1 و نوشتن KVL داریم:

$$\left. \begin{aligned} 7 &= 10^3 I_{B_1} + 0.7 + I_{E_1} \cdot 1K \\ I_{B_1} &= \frac{I_{E_1}}{1+\beta} \end{aligned} \right\} \Rightarrow I_{E_1} = 5/7 \text{ mA}$$


$$V_o = I_{E_1} \cdot 1K = 5/7 \text{ V} \Rightarrow V_{CE_1} = V_C - V_{E_1} = 5 - 5/7 = -0.7 \text{ V} < 0.2 \text{ V}$$

فرض فعال بودن Q_1 صحیح نیست و در ناحیه اشباع کار می‌کند بنابراین ولتاژ محاسبه شده برای V_o صحیح نمی‌باشد. با قرار دادن $V_{CE} = V_{CE_{\text{sat}}} = 0.2 \text{ V}$ و نوشتن KVL در خروجی، V_o به صورت زیر محاسبه می‌شود:

$$5 = 0.2 + V_o \Rightarrow V_o = 4/8 \text{ V} \Rightarrow V_B = V_o + V_{BE_{\text{sat}}} = 4/8 + 0.8 = 5/6 \text{ V}$$

و برای $V_i = -7V$ ، Q_1 قطع و Q_2 در ناحیه اشباع می‌باشد که در این حالت $V_o = -4/8 \text{ V}$ و $V_B = -5/6 \text{ V}$ بدست

می آید که گزینه (۳) صحیح است.

۳- گزینه (۴) صحیح است.

با فرض فعال بودن ترانزیستورهای Q_1 و Q_2 داریم:

$$\text{چون } \beta = \infty \Rightarrow I_{B_1} = I_{B_2} = 0 \Rightarrow V_{B_1} = 0 \Rightarrow \begin{cases} V_A = 0.7V \Rightarrow I_1 = \frac{10 - V_A}{9/3K} = 1mA \\ I_2 = I_{C_1} = I_{E_1}, \quad I_{C_2} = I_{E_2} \end{cases}$$

$$\left. \begin{array}{l} \text{KVL} \Rightarrow 5/2K I_2 = 0.7V + 4K I_{E_2} \Rightarrow 5/2K I_2 - 4K I_{E_2} = 0.7V \\ \text{KCL در نقطه A} \Rightarrow I_1 = I_{E_1} + I_{C_2} \Rightarrow I_2 + I_{E_2} = 1mA \end{array} \right\} \Rightarrow$$

$$\Rightarrow I_2 = 0.5/5 \text{ mA} \Rightarrow V_C = I_2 \times 5/2K - 10 = -7/35V$$

$$V_{EC_1} = V_A - V_C = 0.7V - (-7/35) = 1/0.5V > 0.2V$$

فرض فعال بودن ترانزیستور Q_1 تأیید می‌شود. و با توجه به اینکه Q_2 تحت هیچ شرایطی اشباع نمی‌شود و ولتاژ نقطه C مدار $V_C = -7/35V$ است می‌توان نتیجه گرفت که ترانزیستور Q_2 نیز در ناحیه فعال است. بنابراین تمام محاسبات فوق صحیح و گزینه (۴) صحیح می‌باشد.

۴- گزینه (۱) صحیح است.

با توجه به مدار، ترانزیستور Q_2 همیشه در ناحیه فعال کار می‌کند، ترانزیستور Q_1 را هم فعال فرض کرده به تحلیل مدار می‌پردازیم.

$$V_B = 0 \Rightarrow V_A = 0.7V \Rightarrow I_1 = 1mA$$

$$\left. \begin{array}{l} \text{KVL} \Rightarrow 30K I_2 = 24K I_{E_2} + 0.7V \\ \text{KCL در نقطه A} \Rightarrow 1mA = I_2 + I_{E_2} \end{array} \right\} \Rightarrow I_2 \approx 0.46mA$$

$$\Rightarrow V_C = I_2 \times 30K - 10 = 0.46mA \times 30K - 10 \approx 3/7V$$

$$V_{EC_1} = V_A - V_C = 0.7V - 3/7V = -3V < 0.2V$$

فرض فعال بودن Q_1 صحیح نیست و در ناحیه اشباع کار می‌کند بنابراین داریم:

$$\Rightarrow V_A = 0.75V \Rightarrow V_C = V_A - V_{EC_{sat}} = 0.75 - 0.2 = 0.55V$$

چون ترانزیستور Q_2 در ناحیه فعال کار می‌کند، ولتاژ آمیتر آن برابر است با:

$$V_{E_2} = V_C - V_{BE_2} = 0.55 - 0.7 = -0.15V$$

که گزینه (۱) صحیح می‌باشد.

۵- گزینه (۲) صحیح است.
با فرض فعال بودن Q_1 داریم:

$$V_A = 0V \Rightarrow I_1 = \frac{10 - V_A}{9/13K} = 1mA$$

$$I_{C_1} = \alpha I_{E_1} = \frac{\beta}{1+\beta} I_{E_1} = \frac{10}{11} I_{E_1}, \quad I_{C_2} = \alpha I_{E_2} = \frac{10}{11} I_{E_2}$$

$$\left. \begin{aligned} \text{KCLA} \Rightarrow I_{E_1} + I_{C_2} = I_1 &\Rightarrow \frac{11}{10} I_{C_1} + \frac{10}{11} I_{E_2} = 1 \text{ mA} \\ \text{KCLC} \Rightarrow I_{C_1} = I_2 + I_{B_2} &\Rightarrow I_{C_1} = I_2 + \frac{I_{E_2}}{\beta + 1} \\ \text{KVL} \Rightarrow I_2 R_3 = V_{BE} + I_{E_2} R_4 &\Rightarrow 5/2K I_2 - 4K I_{E_2} = 0/7 \end{aligned} \right\} \Rightarrow I_2 = 0/49 \text{ mA}$$

$$V_C = I_2 R_3 - 10 = 0/49 \text{ mA} \times 5/2K - 10 = -7/45V$$

$$V_{EC_1} = V_A - V_C = 0/7 - (-7/45) = 8/15 > 0/2$$

بنابراین فرض فعال بودن Q_1 صحیح و محاسبات فوق درست می‌باشد. لذا گزینه (۲) صحیح است.
۶- گزینه (۴) صحیح است.

$$R_{th} = 20K \parallel 20K + 90K = 100K$$


$$V_{th} = 24 \times \frac{20K}{20K + 20K} = 12V$$

$$\left. \begin{aligned} \text{KVL} \Rightarrow 12 = 100K I_{B_1} + 2 \times 0/7 + 1K I_{E_2} \\ I_{B_1} = \frac{I_{E_2}}{(1+\beta_1)(1+\beta_2)} \approx \frac{I_{E_2}}{5000} \end{aligned} \right\} \Rightarrow$$

$$\Rightarrow I_{E_2} = \frac{12 - 1/4}{\frac{100K}{5000} + 1K} \approx 10/4 \text{ mA}$$

$$\beta_2 = 50 \Rightarrow \alpha_2 = \frac{\beta_2}{1+\beta_2} = 0/98$$

$$\left. \begin{aligned} \Rightarrow I_{C_2} = \alpha_2 I_{E_2} = 10/2 \text{ mA} \\ \text{KVL در خروجی} \Rightarrow 24 = I_{C_2} 1K + V_{CE_2} + I_{E_2} \times 1K \end{aligned} \right\} \Rightarrow V_{CE_2} = 3/4V$$




در این تست چون گزینه‌ها خیلی به هم نزدیک نیستند و شرط $10R_{th} \geq (1+\beta_1)(1+\beta_2)R_{E_2}$ برقرار می‌باشد می‌توان از افت ولتاژ روی مقاومت R_{th} صرف‌نظر نمود (I_{B_1} را صفر فرض نمود) و با $\alpha \approx 1$ محاسبات را انجام داد و گزینه (۴) را که صحیح می‌باشد، تشخیص داد.
۷- گزینه (۳) صحیح است.

برای ایجاد $V_0 = 0.2V$ وقتی $V_1 = 0$ و $V_2 = 5V$ است، چون به ازای $V_1 = 0$ ترانزیستور Q_1 قطع می‌باشد بنابراین باید به ازای $V_2 = 5V$ ترانزیستور Q_2 در ناحیه اشباع قرار گیرد تا $V_0 = 0.2V$ حاصل گردد. لذا داریم:

$$I_{C_{2sat}} = \frac{5 - V_{CE_{2sat}}}{R_C} = \frac{4}{8}$$

$$I_{B_{2sat}} = \frac{5 - V_{BE_{2sat}}}{R_B} = \frac{4}{3}$$



برای این که ترانزیستور Q_2 به ازای $V_2 = 5V$ در ناحیه اشباع کار کند باید شرط $\beta_2 I_{B_{2sat}} \geq I_{C_{2sat}}$ برقرار باشد.

$$100 \cdot \frac{4}{3} \geq \frac{4}{8} \Rightarrow \frac{R_B}{R_C} \leq 89/6$$


نامساوی فوق فقط با R_B و R_C ذکر شده در گزینه ۳ تحقق می‌یابد و باید برای هر دو ترانزیستور رعایت شود تا وقتی $v_1 = 5V$ و $v_2 = 0$ است ترانزیستور Q_1 نیز در ناحیه اشباع قرار گیرد و $v_0 = 0.2V$ تضمین گردد و مشخص است که وقتی $v_1 = 5V$ و $v_2 = 5V$ باشد هر دو ترانزیستور Q_1 و Q_2 در ناحیه اشباع قرار دارند و در این وضعیت نیز $v_0 = 0.2V$ می‌باشد. بنابراین مدار به صورت NOR عمل می‌کند و گزینه (۳) صحیح می‌باشد.

v_1	v_2	v_0
۵	۵	?
۵	۰	?
۰	۵	?
۰	۰	?

۸- گزینه (۴) صحیح است.
 با مقادیر متفاوت برای v_1 و v_2 با توجه به جدول روبرو v_0 را محاسبه کرده عملکرد مدار را تشخیص می‌دهیم. ابتدا با $v_1 = 5V$ و $v_2 = 5V$ شروع می‌کنیم در این حالت دیودهای D_1 و D_2 قطع دیودهای D_3 و D_4 روشن می‌باشند، با فرض فعال بودن ترانزیستور ولتاژ خروجی (v_0) را بدست می‌آوریم.

$$\text{KCL در B} \Rightarrow I_1 = I_2 + I_B \quad \frac{5-2}{1K} = \frac{0.6-(-5)}{4K} + I_B \Rightarrow I_B = 0.2 \text{ mA}$$

$$\left. \begin{aligned} \Rightarrow I_C = \beta I_B = 150 \times 0.2 \text{ mA} = 30 \text{ mA} \\ \text{KVL در خروجی} \Rightarrow 5 = I_C \cdot 1K + V_{CE} \end{aligned} \right\} \Rightarrow V_{CE} = -25V < 0.2$$



که فرض فعال بودن ترانزیستور تائید نمی‌شود. با توجه به نتیجه بدست آمده ترانزیستور در ناحیه اشباع کار می‌کند.


v_1	v_2	v_o
۵	۵	۰/۲
۵	۰	۵
۰	۵	۵
۰	۰	۵

در این حالت ولتاژ خروجی برابر است با: $v_o = V_{CE\text{ sat}} = ۰/۲V$

به ازای بقیه مقادیر v_1 و v_2 یکی از دیودهای D_1 و D_2 یا هر دو در هدایت قرار می‌گیرند که در این حالت ولتاژ نقطه A، $۰/۷V$ می‌باشد و چون دیودهای D_2 و D_4 با توجه به منبع $(-۵V)$ در هدایت قرار دارند ولتاژ نقطه B $(-۰/۷V)$ ولت می‌شود که ترانزیستور قطع و ولتاژ خروجی مدار ۵

ولت می‌باشد. بنابراین به ازای مقادیر مختلف v_1 و v_2 نتایج نشان داده شده در جدول رو برو برای خروجی مدار بدست می‌آید که عملکرد مدار را به صورت NAND نشان می‌دهد. لذا گزینه (۴) صحیح است.


۹- گزینه (۴) صحیح است.



برای اشباع شدن ترانزیستور بایستی دیود بیس - کلکتور در بایاس مستقیم قرار گیرد یعنی ولتاژ بیس نسبت به کلکتور بیشتر گردد. در این مدار با توجه به جهت جریان عبوری از مقاومت R (I_B) به ازای هر مقدار مقاومت R افت ولتاژ روی مقاومت R به صورت پلاریته نشان داده شده در روی شکل می‌باشد که همیشه بزرگتر از صفر می‌باشد که دیود بیس - کلکتور را در بایاس معکوس قرار می‌دهد. بنابراین ترانزیستور همواره در ناحیه فعال باقی مانده و هرگز اشباع نمی‌شود. لذا گزینه (۴) صحیح می‌باشد.

۱۰- گزینه (۲) صحیح است.

برای جلوگیری از اشباع شدن ترانزیستور دوقطبی از جنس سیلیسیم بین پایه‌های بیس و کلکتور ترانزیستور از دیودهایی که ولتاژ شروع هدایت آنها $(V_{\gamma}$ یا V_{cut-in}) کمتر از $۰/۵V$ است مانند دیود ژرمانیم با $V_{cut-in} \approx ۰/۲V$ یا دیود شاتکی با $V_{cut-in} \approx ۰/۳V$ استفاده می‌گردد. زیرا با افزایش ولتاژ ورودی ابتدا دیود با V_{cut-in} کمتر به هدایت رفته و مانع به هدایت رفتن دیود بیس - کلکتور که دارای V_{cut-in} بیشتری $(V_{cut-in} \approx ۰/۵V)$ است می‌گردد و از اشباع شدن ترانزیستور جلوگیری می‌شود و حتی اگر فقط دیودهای از جنس سیلیسیم با $V_D(on) = ۰/۷V$ در اختیار باشد می‌توان از مدار زیر جهت جلوگیری از اشباع شدن ترانزیستور استفاده نمود. در صورتی که $V_{BE(on)} = ۰/۷V$ باشد. ولتاژ کلکتور - امیتر ترانزیستور می‌تواند تا $۰/۷V$ ولت کاهش یابد زیرا با افزایش v_i جریان بیس و نتیجتاً جریان




کلکتور زیاد می‌شود و ولتاژ کلکتور - امیتر کاهش می‌یابد به طوری که وقتی به $۰/۷V$ ولت می‌رسد دیود D_2 هدایت کرده و مقدار آن را در $۰/۷V$ ثابت نگه می‌دارد و اجازه نمی‌دهد به مقدار $۰/۲V$ کاهش یابد و باعث اشباع شدن ترانزیستور گردد.

برای تحلیل مدار زیر ابتدا با فرض قطع بودن دیود ژرمانیم D_1 و فعال بودن ترانزیستور به ازای $V_i = ۵V$ ولتاژ خروجی (V_o) را بدست می‌آوریم.

$$\left. \begin{array}{l} \text{با فرض } D_1 \text{ قطع} \\ \text{و ترانزیستور فعال} \end{array} \right\} \Rightarrow I_B = \frac{5 - 0.7}{10^3} = 0.43 \text{ mA}$$

$$\Rightarrow I_C = \beta I_B = 42 \text{ mA}$$

$$V_o = V_{CC} - I_C R_C = 5 - 42 \text{ mA} \times 1 \text{ K}\Omega = -38 < 0.2 \text{ V}$$



ولتاژ خروجی حداقل می‌تواند به مقدار 0.5 V کاهش یابد زیرا در این ولتاژ، دیود ژرمانیم D_1 با 0.2 V هدایت کرده و با توجه به روشن بودن دیود بیس-امیتر ($V_{BE(on)} = 0.7 \text{ V}$) ولتاژ خروجی برابر 0.5 V ولت می‌شود.

$$V_o = V_{BE(on)} - V_{\text{cut-in}} = 0.7 - 0.2 = 0.5 \text{ V}$$

لذا گزینه (۲) صحیح است.

۱۱- گزینه (۳) صحیح است.

$$\left. \begin{array}{l} \text{KCL در بیس } Q_1 \Rightarrow i_r = i_{D_1} + i_{B_1} \\ \text{چون } v_{BE_1} = v_{D_1} \Rightarrow i_{D_1} = i_{E_1} \end{array} \right\} \Rightarrow i_r = i_{E_1} + i_{B_1}$$

با توجه به اینکه $\beta_1 = 100$ می‌باشد می‌توان از جریان بیس Q_1 در مقابل جریان امیتر آن صرف‌نظر کرد بنابراین داریم:

$$\left. \begin{array}{l} i_r = i_{D_1} \approx i_{E_1} = \frac{v_1 - 0.7}{10 \text{ K}} \\ \text{KCL در بیس } Q_2 \Rightarrow i_1 = i_{C_1} + i_{B_2} \Rightarrow \frac{v_1 - 0.7}{10 \text{ K}} = i_{C_1} + i_{B_2} \\ \beta_1 = 100 \Rightarrow i_{C_1} \approx i_{E_1} \end{array} \right\} \Rightarrow i_{B_2} = \frac{v_1 - 0.7}{10 \text{ K}} - i_{E_1} \Rightarrow$$

$$\left. \begin{array}{l} i_{B_2} = \frac{v_1 - v_2}{10 \text{ K}} \Rightarrow i_{C_2} = \beta_2 i_{B_2} = \frac{100(v_1 - v_2)}{10 \text{ K}} \\ \text{KCL در بیس } Q_3 \Rightarrow i_{C_2} = 200 \mu\text{A} + i_{B_3} \end{array} \right\} \Rightarrow$$

$$\Rightarrow i_{B_3} = \frac{100(v_1 - v_2)}{10 \text{ K}} - 200 \mu\text{A} \Rightarrow i_{C_3} = \beta_3 i_{B_3} \Rightarrow i_{C_3} = \frac{200 \times 100(v_1 - v_2)}{10 \text{ K}} - 4 \text{ mA} \Rightarrow v_o = i_{C_3} \times 1 \text{ K}\Omega$$

$$v_o = 200(v_1 - v_2) - 4$$

که ولتاژ خروجی شامل مؤلفه DC و ac می‌باشد. نسبت مؤلفه ac خروجی به $(v_1 - v_2)$ برابر است با:

$$\frac{v_o}{v_1 - v_2} = 200$$

بنابراین گزینه (۳) صحیح می‌باشد.

۱۲- گزینه (۱) صحیح است.

در این مدار چون $\beta = 200$ می‌باشد، $\alpha \approx 1$ و از جریان بیس ترانزیستورها صرف‌نظر می‌شود.

$$\Rightarrow V_{B_1} = 15 \times \frac{2/5 \text{ K}}{1/5 \text{ K}} = 5 \text{ V} \Rightarrow V_{E_1} = 5 - 0.7 = 4.3 \text{ V}$$

$$\left. \begin{aligned} I_{R_C} \approx I_{C_r} \approx I_{E_r} = I_{C_1} \approx I_{E_1} = \frac{V_{E_1}}{\beta K} = \frac{4/3}{\beta K} = 4/3 \text{ mA} \\ V_0 = V^V \text{ از طرفی برای داشتن } \Rightarrow I_{E_r} \approx I_{C_r} = \frac{V}{\beta K \Omega} = 1 \text{ mA} \Rightarrow V_{R_C} = I_{E_r} \times \beta / \beta K + 0/V = 1/4 \text{ V} \end{aligned} \right\} \Rightarrow$$

$$\Rightarrow R_C = \frac{V_{R_C}}{I_{R_C}} = \frac{1/4}{4/3 \text{ mA}} = 325 \Omega$$


لذا گزینه (۱) صحیح است.

۱۳- گزینه (۴) صحیح است.

$$Q \text{ در بیس KCL} \Rightarrow I_1 = I_r + I_B \Rightarrow \frac{10 - 0/V}{90 K} = \frac{0/V}{10 K} + I_B \Rightarrow I_B = 33/3 \mu A$$

$$\Rightarrow I_C = \beta I_B \approx 1/66 \text{ mA}$$

$$\left. \begin{aligned} \text{KCL در کلکتور } Q \Rightarrow I_r = I_C + I_R \\ \text{از طرفی برای جریان } I_r \text{ وقتی ترانزیستور} \\ \text{در مرز اشباع قرار می‌گیرد داریم.} \end{aligned} \right\} \Rightarrow I_{r \text{ sat}} = \frac{5 - V_{CE \text{ sat}}}{\beta K} = 2/5 \text{ mA}$$



برای این که ترانزیستور در ناحیه فعال بماند باید:

$$\left. \begin{aligned} \Rightarrow (I_C + I_R) < I_{r \text{ sat}} \Rightarrow I_R < (I_{r \text{ sat}} - I_C) \Rightarrow I_R < (2/5 \text{ mA} - 1/66 \text{ mA}) = 0/84 \text{ mA} \\ V_{CE} > V_{CE \text{ sat}} \Rightarrow V_{CE} > 0 \\ \text{از طرفی } V_R = V_{CE} - (-10) = V_{CE} + 10 \end{aligned} \right\} \Rightarrow V_R > 10$$

$$\Rightarrow R = \frac{V_R}{I_R} \Rightarrow R > \frac{10}{0/84 \text{ mA}} = 11/9 K \Omega$$

بنابراین گزینه (۴) صحیح می‌باشد.

۱۴- گزینه (۱) صحیح است.

ولتاژ دو سر مقاومت R_r در صورت قطع فرض کردن ترانزیستورهای Q_1 و Q_2 پس از بسته شدن کلید S، برابر است با:

$$V_{R_r} = \frac{V_{CC} R_r}{R_1 + R_r + R_E} = \frac{5 \times 2K}{5K + 2K + 3K} = 1V$$

که از $V_{BE} = 0/6$ بیشتر است بنابراین ترانزیستور Q_1 قبل از بسته شدن کلید S و ترانزیستورهای Q_1 و Q_2 بعد از

بسته شدن کلید S در ناحیه فعال قرار دارند. با توجه به فعال بودن ترانزیستورها به بررسی جریان عبوری از مقاومت R_E می پردازیم.

۱- پس از وصل کلید S چون ولتاژ دو سر مقاومت R_T تغییر نمی کند و برابر $V_{BE} = 0.6V$ باقی می ماند. بنابراین جریان عبوری از مقاومت R_T تغییر نخواهد کرد.

$$(I_{R_T} = \frac{0.6}{4K} = 0.15mA)$$

۲- از طرفی چون $\beta \gg 1$ است، جریان بیس ترانزیستورها تقریباً صفر می باشد. با توجه به بند ۱ و ۲ جریان عبوری از مقاومت R_1 ثابت مانده ($I_{R_1} = I_{R_T} = 0.15mA$) که این امر باعث ثابت ماندن ولتاژ دو سر R_1 می گردد. چون ولتاژ دو سر مقاومت های R_1 و R_T پس از بسته شدن کلید S تغییر نمی کند، ولتاژ دو سر مقاومت R_E تغییر نخواهد کرد ($V_{R_E} = V_{CC} - V_{R_1} - V_{R_T}$) و جریان عبوری از مقاومت R_E همان جریان قبلی یعنی I می باشد که گزینه (۱) صحیح می باشد.

۱۵- گزینه (۱) صحیح است.

برای ولتاژ خروجی بر حسب v_z داریم:

$$v_o = \frac{(v_z - V_{BE} - V_D)R_1}{R_1 + R_T} + V_D = \frac{(v_z - 1/2)R}{4R} + 0.6$$

$$\left. \begin{aligned} v_o &= \frac{v_z}{4} + 0.15 \\ 6 \leq v_z &\leq 9V \end{aligned} \right\} \Rightarrow 1/8 \leq v_o \leq 2/55$$

لذا گزینه (۱) صحیح است.


۱۶- گزینه (۴) صحیح است.

در این مدار چون $V_{BE_T} = 0.65V$ می باشد، با توجه به مدار شکل زیر برای V_{BE_T} داریم:

$$V_{BE_T} = 25I_T + V_{BE_T} \Rightarrow V_{BE_T} = 0.65 - 25I_T$$

از رابطه فوق مشخص است که ولتاژ بیس - امیتر Q_2 (V_{BE_T}) نمی تواند مقدار 0.65 ولت داشته باشد و مقداری کمتر از آن دارد، برای محاسبه آن به صورت زیر عمل می کنیم:

$$I_1 = \frac{5 - V_A}{9350 \Omega} = \frac{5 - (0.65 - 25I_1)}{9350} = 1mA$$



با صرف نظر از جریان بیس Q_2 و Q_1 (I_{B_1}, I_{B_2}) می توان نوشت:

$$I_{C_1} \simeq I_2 \simeq I_1 = 1mA$$

با نوشتن KVL در حلقه نشان داده شده در روی شکل داریم:

$$KVL \Rightarrow 25I_{C_1} + V_{BE_T} = V_{BE_T}$$

$$25I_{C_1} + V_T \ln \frac{I_{C_1}}{I_s} = V_T \ln \frac{I_{C_1}}{I_s}$$

$$25mV \ln \frac{I_{C_1}}{1mA} = -25mV$$

$$\ln \frac{I_{C_r}}{1 \text{ mA}} = -1 \Rightarrow \frac{I_{C_r}}{1 \text{ mA}} = e^{-1}$$

$$\Rightarrow \left. \begin{aligned} I_{C_r} = e^{-1} \text{ mA} = I_{E_1} \\ \text{KVL در خروجی} \Rightarrow V_o = 2 - 0.65 - I_{E_1} R = 0 \end{aligned} \right\} \Rightarrow R = \frac{2 - 0.65}{e^{-1} \text{ mA}} \approx 3.67 \text{ K}\Omega$$

لذا گزینه (۴) صحیح می باشد.

۱۷- گزینه (۲) صحیح است.

$$\left. \begin{aligned} V_i = 1/6 \text{ V} \Rightarrow 1/6 = V_{BE_1} + V_{BE_r} \\ V_{BE_1} = V_{BE_r} \end{aligned} \right\} \Rightarrow V_{BE_1} = V_{BE_r} = 0.18 \text{ V}$$

بنابراین هر دو ترانزیستور Q_1 و Q_2 کاملاً در ناحیه اشباع قرار دارند و برای ولتاژ بیس Q_2 داریم:

$$V_{B_r} = V_{C_1} = V_{BE_{r\text{sat}}} + V_{CE_{1\text{sat}}} = 0.18 + 0.2 = 1 \text{ V}$$

با این ولتاژ ($V_{B_r} = 1 \text{ V}$) دیود بیس-امیتر Q_2 دیود Q_2 نمی توانند به ناحیه هدایت بروند. چون حداقل ولتاژ $1/4$

ولت ($V_{BE_r} + V_{BE_2} + V_{CE_{r\text{sat}}} = 1/4 \text{ V}$) در بیس Q_2 لازم است. بنابراین برای جریان کلکتور Q_1 داریم:

$$\left. \begin{aligned} I_{C_1} = I_{1\text{K}} = \frac{6 - V_{B_r}}{1 \text{ K}} = \frac{6 - 1}{1 \text{ K}} = 5 \text{ mA} \\ \beta_{\text{min}} = 20 \Rightarrow \alpha_{\text{min}} = \frac{20}{21} \end{aligned} \right\} \Rightarrow I_{E_1} = \frac{I_{C_1}}{\alpha_{\text{min}}} = 5/20 \text{ mA}$$

با فرض فعال بودن ترانزیستور Q_2 داریم

$$I_{B_r} = \frac{V_{BE_{r\text{sat}}} - V_{BE_r}}{1 \text{ K}} = \frac{0.18 - 0.18}{1 \text{ K}} = 0.1 \text{ mA} \Rightarrow I_{C_r} = \beta_r I_{B_r} = 100 \times 0.1 \text{ mA} = 10 \text{ mA}$$

$$\Rightarrow V_{CE_r} = V_{BE_{r\text{sat}}} - I_{C_r} \times 200 = -1/2 \text{ V} < 0.2 \text{ V}$$

که فرض فعال بودن Q_2 صحیح نیست و به ناحیه اشباع وارد شده است و جریان کلکتور آن ($I_{C_{r\text{sat}}}$) برابر است با:

$$I_{C_{r\text{sat}}} = \frac{V_{BE_{r\text{sat}}} - V_{CE_{r\text{sat}}}}{200} = \frac{0.18 - 0.2}{200} = 3 \text{ mA}$$

$$\left. \begin{aligned} \text{KCL در امیتر } Q_1 \Rightarrow I_{E_1} = I_{B_r} + I_{C_{r\text{sat}}} + I_{B_r} \Rightarrow 5/20 \text{ mA} = I_{B_r} + 3 \text{ mA} + I_{B_r} \Rightarrow I_{B_r} = 2/20 \text{ mA} - I_{B_r} \\ \text{KVL} \Rightarrow I_{B_r} 1 \text{ K} + V_{BE_r} = V_{BE_{r\text{sat}}} \Rightarrow I_{B_r} 1 \text{ K} + V_T \ln \frac{I_{B_r}}{I_s} = V_T \ln \frac{I_{B_r}}{I_s} \Rightarrow I_{B_r} 1 \text{ K} = V_T \ln \frac{I_{B_r}}{I_s} \\ \Rightarrow 26 \times 10^{-6} \ln \frac{2/20 \times 10^{-3} - I_{B_r}}{I_{B_r}} = I_{B_r} \Rightarrow I_{B_r} = 84/375 \mu\text{A} \end{aligned} \right\} \Rightarrow$$

$$\Rightarrow I_{B_2} = 2/25 \text{ mA} - I_{B_1} = 2/166 \text{ mA}$$

چون ترانزیستور Q_2 در ناحیه قطع قرارداد بنابراین جریان I با جریان کلکتور Q_2 که در ناحیه اشباع کار می کند برابر و به صورت زیر قابل محاسبه است.

$$I = I_{C_2} = \beta_{\min} I_{B_2} = 20 \times 2/166 \text{ mA} = 42/3 \text{ mA}$$

بنابراین گزینه (۲) صحیح است.

۱۸- گزینه (۲) صحیح است.

جهت پایداری نقطه کار با تغییرات β با استفاده از رابطه (۲۶-۲) داریم:

$$R_E \simeq \frac{10 R_{th}}{\beta_{\min}} = \frac{10 \times (36K \parallel 4K)}{40} \simeq 900 \Omega$$

با انتخاب $R_E = 900 \Omega$ چون شرط $R_E \geq 10 R_{th}$ برقرار است و از طرفی چهار گزینه داده شده خیلی به هم نزدیک نیستند می توان با تقریب خوب « $V_B \simeq V_{th}$ و $\alpha \simeq 1$ » در نظر گرفت و محاسبات را راحت تر انجام داد.

$$V_B = V_{th} = \frac{20 \times 4K}{36K + 4K} = 2V \Rightarrow I_{E_Q} = \frac{V_B - V_{BE}}{R_E} = \frac{2 - 0.7}{0.9K} = 1/4 \text{ mA}$$

$$\Rightarrow \left. \begin{array}{l} I_{C_Q} = \alpha I_{E_Q} \\ \alpha \simeq 1 \end{array} \right\} \Rightarrow I_{C_Q} = 1/4 \text{ mA}$$

حال با استفاده از رابطه (۲۳-۲) برای قرار گرفتن $I_{C_Q} = 1/4 \text{ mA}$ وسط خط بار ac می توان مقدار مقاومت R_C را بدست آورد.

$$I_{C_Q} = 1/4 \text{ mA} = \frac{20 - 0.7}{R_C + R_C + 0.9K} \Rightarrow R_C = 7K \Omega$$

بنابراین گزینه (۲) صحیح است.

۱۹- گزینه (۱) صحیح است.

جهت داشتن بهترین نقطه کار با حداکثر دامنه بدون اعوجاج و متقارن با استفاده از رابطه (۲۳-۲) داریم:

$$\left. \begin{array}{l} I_{C_Q} = \frac{10 - 0.7}{0.9K + 0.9K \parallel 0.9K + 0.1K} \simeq 6/8 \text{ mA} \\ \beta = 100 \Rightarrow \alpha = 0.99 \simeq 1 \end{array} \right\} \Rightarrow I_{E_Q} = I_{C_Q} = 6/8 \text{ mA}$$

$$V_B = I_{E_Q} \cdot 1K + V_{BE} \Rightarrow V_B = 1/4V \Rightarrow V_B \simeq V_{th} = \frac{10 R_2}{R_1 + R_2} = 1/4V \quad (1)$$

$$R_{th} = \frac{\beta_{\min}}{10} R_E = \frac{100}{10} \times 0.1K \Rightarrow R_{th} = \frac{R_1 R_2}{R_1 + R_2} = 1K \Omega \quad (2)$$

از تقسیم طرفین رابطه (۲) به رابطه (۱)، $R_1 \simeq 7/2 K \Omega$ ، بدست می آید و سپس $R_2 \simeq 1/2 K \Omega$ محاسبه می گردد.

چون نقطه کار وسط خط بار ac قرار می‌گیرد بنابراین $I_{C_{max}} = I_{C_Q}$ و با توجه به مدار $I_{L_{max}}$ برابر است با:

$$I_{L_{max}} = \frac{I_{C_Q}}{2} = 3/4 \text{ mA}$$

بنابراین گزینه (۱) صحیح می‌باشد.

۲۰- گزینه (۳) صحیح است.

با توجه به خط بار ac کلکتور مشترک که با امیتر مشترک یکسان می‌باشد جهت قرار گرفتن جریان ۱mA وسط خط بار ac، مقاومت R_L به صورت زیر محاسبه می‌گردد.

$$\text{چون } \beta \gg 1 \Rightarrow I_B = 0 \Rightarrow V_B \simeq 0 \Rightarrow V_E = -0.7V$$

$$V_{CE_Q} = V_C - V_E = 1 - (-0.7) = 1.7V$$

$$V_{CE_Q} = \frac{V_{CE_Q} + I_{C_Q}(r_C + r_E) + V_{CE_{sat}}}{2} \Rightarrow V_{CE_Q} = I_Q(r_C + r_E) + V_{CE_{sat}}$$

$$V_{CE_Q} = 1.7V = 1 \text{ mA}(0 + R_L) + 0.2 \Rightarrow R_L = 1.5 \text{ K}\Omega$$

لذا گزینه ۳ صحیح می‌باشد.

۲۱- گزینه (۳) صحیح است.

با توجه به جهت جریان در ترانزیستور PNP که از امیتر به سمت کلکتور برقرار است و برعکس جهت جریان در ترانزیستور NPN می‌باشد، با استفاده از رابطه (۲-۴) که برای بهترین نقطه کار ترانزیستور NPN محاسبه گردیده است می‌توان به رابطه زیر برای محاسبه بهترین نقطه کار ترانزیستور PNP در آرایش بیس مشترک رسید.

$$I_{C_Q} = \frac{|V_{CC}| - |V_{CE_{sat}}|}{R_C + r_C + R_E - \frac{r_B}{\beta}}$$


چون خازن C_b در بیس وجود دارد بنابراین $r_B = 0$ و جریان I_{C_Q} برابر است با:

$$\left. \begin{aligned} I_{C_Q} &= \frac{10 - 0.2}{4K + 2K + R_E} \\ \beta &= 100 \Rightarrow \alpha = 0.99 \simeq 1 \end{aligned} \right\} \Rightarrow I_{E_Q} \simeq I_{C_Q} = \frac{9.8}{4K + R_E}$$

از طرفی با استفاده از مدار معادل تونن DC در بیس برای جریان امیتر نقطه کار (I_{E_Q}) داریم:

$$R_E I_{E_Q} + V_{EB} + I_B R_{th} = V_{th}$$

$$I_{C_Q} = \frac{V_{th} - V_{EB}}{\frac{R_{th}}{1+\beta} + R_E} = \frac{2 - 0.7}{\frac{16K}{100} + R_E} = \frac{1.3 \text{ mA}}{160 \Omega + R_E}$$





از مساوی قرار دادن دو رابطه فوق R_E به صورت زیر محاسبه می‌شود:

$$\frac{9/8}{4K + R_E} = \frac{1/3}{160\Omega + R_E} \Rightarrow R_E = 427\Omega$$

بنابراین گزینه (۳) صحیح است.

۲۲- گزینه (۴) صحیح است.

در صورت عوض کردن اندیس‌های خط بار شکل (۲۹-۲) خط بار بیس مشترک جهت ترانزیستور PNP به صورت شکل زیر بدست می‌آید. با استفاده از مدار تونن DC در بیس و نوشتن KVL جریان امیتر نقطه کار برابر است با:



$$I_{E_Q} = \frac{V_{th} - V_{EB}}{\frac{R_{th}}{1+\beta} + R_E} = \frac{2 - 0.7}{160 + 350} = 2/55 \text{ mA} \quad \beta = 100 \Rightarrow \alpha \approx 1 \Rightarrow I_{C_Q} \approx 2/55 \text{ mA}$$

$$V_B = -I_{E_Q} R_E - V_{EB} = -2/55 \times 10^{-3} \times 350 - 0.7 \approx -1/6 \text{ V}$$

$$V_C = -10 + I_{C_Q} R_C = -10 + 2/55 \times 10^{-3} \times 2 \times 10^3 = -4/9 \text{ V}$$

$$V_{BC_Q} = V_B - V_C = -1/6 - (-4/9) = 2/3 \text{ V}$$

$$V_{BC(\text{off})} = V_{BC_Q} + I_{C_Q} r_C = 2/3 + 5/1 = 8/4 \text{ V}$$

چون فاصله $V_{BC_Q} = 2/3 \text{ V}$ تا مرز اشباع ($V_{BC_{\text{sat}}} = -0.5 \text{ V}$) برابر $2/8 \text{ V}$ و فاصله آن تا مرز قطع ($V_{BC(\text{off})} = 8/4$) برابر $5/1 \text{ V}$ می‌باشد. ملاک انتخاب جهت ماکزیم نوسان بدون اعوجاج در خروجی فاصله کمتر که $2/8 \text{ V}$ است، می‌باشد. از طرفی چون بیس ترانزیستور توسط خازن C_b زمین شده، ماکزیم تغییرات خروجی با ماکزیم تغییرات v_{BC} برابر می‌باشد.

$$V_{o_{\text{max}}} = 2/8 \text{ V}$$

بنابراین گزینه (۴) صحیح می‌باشد.

۲۳- گزینه (۳) صحیح است.

در این مدار چون ترانزیستور Q_1 در آرایش کلکتور مشترک با بهره و لتاژ تقریباً یک (در فصل بعد محاسبه می‌شود) و ترانزیستور Q_2 در آرایش امیتر مشترک با بهره و لتاژ زیاد (در فصل بعد محاسبه می‌گردد) می‌باشد. بنابراین دامنه سیگنال و لتاژ در امیتر ترانزیستور Q_1 خیلی کوچکتر از خروجی مدار است، اگر Q_1 در نقطه کار مناسبی بایاس شده باشد و برشی در دامنه سیگنال خروجی حاصل شود توسط به قطع یا اشباع رفتن ترانزیستور Q_2 صورت می‌گیرد که به بررسی آن می‌پردازیم.

چون شرط $\frac{\beta}{10} R_E \geq R_{th}$ برای هر دو ترانزیستور برقرار است. برای ترانزیستور Q_1 ، $V_{CE_{Q_1}}$ برابر است با:

$$V_{B_1} = 12 \times \frac{50}{100} = 6 \Rightarrow V_{E_1} = V_B - 0.7 = 5/3 \text{ V}$$


$$V_{CE_{Q_1}} = 12 - 5/3 = 6/3V$$

و برای ترانزیستور Q_2 ، $V_{CE_{Q_2}}$ برابر است با:

$$V_{B_2} = \frac{12 \times 10}{100} \approx 1/10V \Rightarrow V_{E_2} = 1/10 - 0/10 = 1V \Rightarrow I_{E_{Q_2}} = \frac{V_{E_2}}{R_{E_2}} = 1mA$$

$$\left. \begin{array}{l} I_{E_{Q_2}} = 1mA \\ \beta = 100 \Rightarrow \alpha = 0/99 \end{array} \right\} \Rightarrow I_{C_2} = \alpha I_{E_2} \approx 1mA \Rightarrow V_{C_2} = 12 - 1mA \times 6K\Omega = 6V$$

$$V_{CE_{Q_2}} = 6 - 1 = 5V \Rightarrow V_{CE_{Q_2}} + I_{C_2} R_{C_2} = 5 + 1mA \times 6K\Omega = 11V$$



چون فاصله نقطه کار Q_2 ($V_{CE_{Q_2}} = 5V$) به مرز اشباع ($V_{CE_{sat}} = 0/2V$) آن کمتر است، بنابراین حداکثر دامنه

ولتاژ بدون اعوجاج و متقارن در خروجی مدار $4/8V$ می باشد که گزینه (۳) صحیح می باشد.

۲۴- گزینه (۱) صحیح است.


در این مدار که یک تقویت کننده Cascode می باشد ترانزیستور Q_1 در آرایش امیتر مشترک با بهره ولتاژ تقریباً یک (در فصل بعد محاسبه می شود) با $V_{CE_{Q_1}}$ مناسب و ترانزیستور Q_2 در آرایش بیس مشترک با بهره ولتاژ زیاد (در فصل بعد محاسبه می شود) مورد استفاده قرار گرفته اند، بنابراین دامنه سیگنال ولتاژ در کلکتور Q_1 خیلی کوچک تر از خروجی مدار می باشد و اگر اعوجاجی در دامنه سیگنال ولتاژ صورت گیرد توسط به قطع یا اشباع رفتن ترانزیستور Q_2 صورت می گیرد که به بررسی آن می پردازیم.

چون β بزرگ و شرط $\frac{\beta}{10} R_E \geq R_{th}$ برقرار است. می توان از جریان بیس ها صرف نظر کرد و $V_{CE_{Q_1}}$ و $V_{CE_{Q_2}}$

ترانزیستور Q_1 و Q_2 برابر است با:

$$V_{B_1} = \frac{20 \times 24K}{100K + 50K + 24K} = 2/16V$$

$$V_{B_2} = \frac{20 \times (24K + 50K)}{100K + 50K + 24K} = 1/5V$$



$$\left. \begin{aligned} V_{E_1} = V_{B_1} - 0.7 \approx 2V \Rightarrow I_{E_{Q_1}} = \frac{V_{E_1}}{R_E} = 2mA \\ \beta = 250 \Rightarrow \alpha \approx 1 \end{aligned} \right\} \Rightarrow I_{C_{Q_1}} = I_{C_{Q_2}} = 2mA$$

$$V_{C_1} = V_{E_2} = V_{B_2} - 0.7 = 7.7V \Rightarrow V_{CE_{Q_1}} = V_{C_1} - V_{E_1} = 5.7V$$


$$V_{C_2} = 20 - I_{C_{Q_2}} R_C = 20 - 2mA \times 5K = 10V \Rightarrow V_{CB_{Q_2}} = V_{C_2} - V_{B_2} = 1/5V$$

$$V_{CB_{Q_2}} + I_{C_{Q_2}} r_{C_2} = 1/5 + 2mA \times 5K = 11/5V$$

چون فاصله نقطه کار Q_2 ($V_{CB_{Q_2}} = 1/5V$) به مرز اشباع ($V_{CB_{sat}} = -0.5V$) آن کمتر است، بنابراین حداکثر دامنه ولتاژ بدون اعوجاج و متقارن در خروجی مدار $2V$ می باشد که گزینه (۱) صحیح باشد.

۲۵- گزینه (۴) صحیح است.

در این مدار ترانزیستورهای Q_1 و Q_2 در آرایش کلکتور مشترک مورد استفاده قرار گرفته اند که بهره ولتاژ هر دو ترانزیستور به یک نزدیک می باشد در این مدار ترانزیستور Q_1 مانع از اشباع شدن Q_2 می شود به طوری که ولتاژ کلکتور - امیتر Q_2 از $0.9V$ ولت نمی تواند کمتر گردد. بنابراین در این مدار اگر اعوجاجی در سیگنال ولتاژ صورت گیرد توسط به اشباع رفتن ترانزیستور Q_1 و به قطع رفتن ترانزیستور Q_2 صورت می گیرد. برای محاسبه سریع تر حداکثر دامنه بدون اعوجاج و متقارن خروجی می توان فقط به بررسی Q_2 پرداخت البته با توجه به این که وقتی ترانزیستور Q_1 به مرز اشباع می رسد ($V_{CE_{sat}} = 0.2V$)، ولتاژ کلکتور - امیتر Q_2 در حداقل مقدار $0.9V$ می باشد، در این صورت پیک توپیک ولتاژ کلکتور - امیتر ترانزیستور Q_2 از $0.9V$ تا ولتاژی که Q_2 به مرز ناحیه قطع می رسد می تواند تغییر کند و برشی صورت نگیرد.



$$V_{B_1} = 0$$

$$V_{E_1} = -0.7V$$

$$V_{E_2} = -1/4V$$

$$V_{CE_{Q_1}} = V_{CC} - (-0.7) = 5.7V$$

$$V_{CE_{Q_2}} = V_{CC} - (-1/4) = 6/4V$$

$$I_{E_{Q_2}} = 2mA + \frac{V_{E_2}}{R_L} = 2mA + \frac{-1/4}{1K} = 6/6mA$$

$$V_{CE_{Q_2}} + I_{C_{Q_2}} \frac{r_{C_2}}{\alpha} = 6/4 + I_{E_{Q_2}} r_{E_2} = 6/4 + 6/6mA \times 1K = 13V$$

چون فاصله نقطه کار Q_2 ($V_{CE_{Q_2}} = 6/4V$) به مقدار $0.9V$ (که Q_1 اشباع می شود) کمتر است. بنابراین حداکثر دامنه ولتاژ بدون اعوجاج و متقارن در خروجی مدار $5/5V$ می باشد که گزینه (۴) صحیح است.

۲۶- گزینه (۴) صحیح است.

در این مدار ترانزیستورهای Q_1 و Q_2 در آرایش کلکتور مشترک و ترانزیستور Q_2 به صورت منبع جریان جهت ایجاد جریان نقطه کار Q_2 مورد استفاده قرار گرفته است. اگر اعوجاجی در سیگنال ولتاژ خروجی صورت گیرد توسط به

اشباع رفتن ترانزیستور Q_1 و یا به قطع رفتن ترانزیستور Q_1 یا Q_2 می‌باشد که در این مدار پارامتر چهارمی که دامنه سیگنال ولتاژ خروجی را می‌تواند محدود کند اضافه می‌گردد و آن به اشباع رفتن ترانزیستور Q_2 است که دیگر نمی‌تواند به صورت منبع جریان عمل کرده و جریان نقطه کار Q_2 را فراهم کند. لذا در این مدار باید هر چهار مورد بررسی شود و دامنه تغییراتی که از سه مورد دیگر کمتر است انتخاب گردد. ابتدا به تحلیل DC مدار می‌پردازیم. برای ترانزیستور Q_2 داریم:

$$\beta = 100 \Rightarrow \alpha = 0.99$$



$$\text{چون } \beta R_E > 10(R_1 \parallel R_2) \Rightarrow I_{B_2} \approx 0 \Rightarrow V_{B_2} = -10 \frac{R_1}{R_1 + R_2} = -5V \Rightarrow$$

$$V_{E_2} = V_{B_2} - 0.7V = -5.7V \Rightarrow I_{E_{Q_2}} = \frac{V_{E_2} - (-10)}{R_E} = \frac{4.3}{1K} = 4.3mA$$

$$I_{E_{Q_2}} = I_{C_{Q_2}} = \alpha I_{E_{Q_2}} = 4.257mA \Rightarrow \frac{1}{h_{oe_2}} = \frac{V_A}{I_{C_{Q_2}}} = \frac{50}{4.257mA} \approx 11.75K\Omega$$

$$r_{e_2} = \frac{V_T}{I_{E_{Q_2}}} \approx 12\Omega \Rightarrow h_{ie_2} \approx 1.2K\Omega$$

$$R'_{O_2} = \frac{1}{h_{oe_2}} \left[1 + \frac{\beta r_{E_2}}{r_{E_2} + h_{ie_2} + r_{B_2}} \right] \quad R'_{O_2} = 11.75K\Omega \left[1 + \frac{100 \times 1.2K}{1.2K + 1.2K + 0} \right] \approx 1.5M\Omega$$



برای ترانزیستور Q_2 داریم:

$$r_{E_2} = R'_{O_2} \parallel R_L \approx R_L$$

$$V_{B_1} = 0 \Rightarrow V_{E_1} = -1/4$$

$$V_{CE_{Q_1}} = V_{CC} - V_{E_1} = 10 - (-1/4) = 10.25V$$

$$V_{CE_{Q_1}} + I_{C_{Q_1}} \frac{r_{E_1}}{\alpha} = V_{CE_{Q_1}} + I_{E_{Q_1}} r_{E_1} = 10.25 + 2.13mA (R'_{O_1} \parallel R_L) \approx 10.7V$$

با توجه به خط بار ac مشخص است فاصله نقطه کار Q_1 ($V_{CE_{Q_1}} = 10.25V$) تا مرز قطع Q_1 برابر $6.25V$ و تا مرز

اشباع Q_1 برابر $10/5V$ می باشد.

برای ترانزیستور Q_1 داریم:

$$V_{E_1} = -0.7V \Rightarrow \begin{cases} V_{CE_{Q_1}} = 10 - (-0.7) = 10.7V \\ I_{E_{Q_1}} = \frac{V_{E_1} - (-10)}{9/3K} = 1mA \end{cases}$$

$$I_{E_{Q_2}} = 2/13mA \Rightarrow r_{e_2} = \frac{V_T}{I_{E_{Q_2}}} = \frac{26mV}{2/13mA} = 12/2\Omega$$

$$R_{i_2} = (1 + \beta_2)(R_L \parallel R'_{O_2} + r_{e_2}) \simeq \beta_2 R_L = 300 K\Omega$$

$$V_{CE_{Q_1}} + I_{C_{Q_1}}(r_{C_1} + r_{E_1}) = 10.7V + 1mA(0 + 9/3K \parallel 300K) = 19.7V$$

با توجه به خط بار ac ترانزیستور Q_1 فاصله نقطه کار Q_1 ($V_{CE_{Q_1}} = 10.7V$) تا مرز قطع Q_1 برابر $9V$ می باشد. از طرفی برای این که Q_2 اشباع نشود ولتاژ بیس - کلکتور آن باید از $0.5V$ بیشتر نشود.

$$V_{BC_2} \leq 0.5V \Rightarrow V_{B_2} - V_{C_2} \leq 0.5V \Rightarrow V_{C_2} \geq (-5 - 0.5) \Rightarrow V_{C_2} \geq -5.5V$$

چون ولتاژ DC امیتر Q_2 برابر $(-1/4V)$ می باشد بنابراین حداکثر دامنه تغییرات مجاز امیتر Q_2 (کلکتور Q_2) که Q_2 به اشباع نرود برابر است با:

$$v_{C_2} = v_{E_2} = (V_{E_2} + v_{e_2}) \geq -5.5V$$

بدترین شرایط به ازای $v_{e_2} = -V_{omax}$ صورت می گیرد.

$$V_{omax} \leq 5.5 + V_{E_2} \Rightarrow V_{omax} \leq 4.1V$$

از چهار مورد فوق دامنه تغییرات $4/1$ ولت از سه مورد دیگر کمتر می باشد. بنابراین حداکثر دامنه نوسان متقارن بدون اعوجاج خروجی $4/1$ ولت می باشد که گزینه (۴) صحیح می باشد.
۲۷- گزینه (۳) صحیح است.

$$KVL \Rightarrow \left. \begin{aligned} V_{CC} &= (R_C + R_E) I_{E_Q} + V_{BE} + R_B I_B \\ I_{E_Q} &= I_{C_Q} + I_B \end{aligned} \right\} \Rightarrow$$

$$\Rightarrow V_{CC} = (R_C + R_E) I_{C_Q} + V_{BE} + (R_B + R_C + R_E) I_B \quad (I)$$


$$I_{C_Q} = \beta I_B + (1 + \beta) I_{CB0} \quad (II)$$

با محاسبه جریان بیس (I_B) از رابطه (I) و قرار دادن در رابطه (II) داریم:

$$I_{CQ} = \frac{\beta(V_{CC} - V_{BE})}{R_B + (1 + \beta)(R_C + R_E)} + \frac{(1 + \beta)(R_C + R_B + R_E)}{R_B + (1 + \beta)(R_C + R_E)} I_{CB0}$$

$$S_V = \left. \frac{\partial I_C}{\partial V_{BE}} = \frac{-\beta}{R_B + (1 + \beta)(R_C + R_E)} \right\} \Rightarrow S_V \simeq \frac{-1}{R_C + R_E} \quad \left((1 + \beta)(R_C + R_E) \gg R_B \right)$$

$$S_I = \left. \frac{\partial I_C}{\partial I_{CB0}} = \frac{(1 + \beta)(R_C + R_E + R_B)}{R_B + (1 + \beta)(R_C + R_E)} \right\} \Rightarrow S_I \simeq \left(1 + \frac{R_B}{R_C + R_E} \right) \quad \left((1 + \beta)(R_C + R_E) \gg R_B \right)$$



بنابراین گزینه (۲) صحیح است.

۲۸- گزینه (۱) صحیح است.

مدار زیر در صورتی که ترانزیستور Q_1 در ناحیه فعال کار کند، مدار چند برابر کننده $V_{BE}^{(1)}$ با مقاومت داخلی (R_i) کمی می‌باشد، که مقاومت داخلی (R_i) و ولتاژ دو سر کلکتور - امیتر (V_{CE}) آن به صورت زیر محاسبه می‌شود.

$$i_{\varphi} = \frac{V_x}{R_{\varphi} + (R_{\varphi} \parallel (1 + \beta)r_e)} = \frac{V_x [R_{\varphi} + (1 + \beta)r_e]}{(R_{\varphi} + R_{\varphi})(1 + \beta)r_e + R_{\varphi}R_{\varphi}}$$


$$i_b = i_{\varphi} \frac{R_{\varphi}}{R_{\varphi} + (1 + \beta)r_e} = \frac{V_x R_{\varphi}}{(R_{\varphi} + R_{\varphi})(1 + \beta)r_e + R_{\varphi}R_{\varphi}}$$

$$i_x = i_C + i_{\varphi} = \beta i_b + i_{\varphi} = V_x \left[\frac{(1 + \beta)(R_{\varphi} + r_e)}{(R_{\varphi} + R_{\varphi})(1 + \beta)r_e + R_{\varphi}R_{\varphi}} \right]$$

$$R_i = \frac{V_x}{i_x} = \frac{r_e(R_{\varphi} + R_{\varphi}) + R_{\varphi}R_{\varphi}/(1 + \beta)}{R_{\varphi} + r_e} \Rightarrow \text{اگر } r_e \ll R_{\varphi} \text{ باشد} \Rightarrow R_i \simeq r_e \left[1 + \frac{R_{\varphi}}{R_{\varphi}} + \frac{R_{\varphi}}{(1 + \beta)r_e} \right]$$

بطوری که


$$\beta \gg 1 \implies r_e \ll R_{\varphi} \ll (1 + \beta)r_e \Rightarrow R_i \simeq r_e \left(1 + \frac{R_{\varphi}}{R_{\varphi}} \right)$$



و ولتاژ کلکتور - امیتر (V_{CE}) با توجه به مدار زیر برابر است با:

$$\left. \begin{aligned} I_{R_f} &= \frac{V_{BE}}{R_f} \\ \text{اگر } \beta \gg 1 &\Rightarrow I_B = 0 \end{aligned} \right\} \Rightarrow I_{R_f} \approx I_{R_e} = \frac{V_{BE}}{R_f}$$

$$\text{KVL} \Rightarrow V_{CE} = I_{R_f}(R_e + R_f) \Rightarrow V_{CE} = V_{BE} \left(1 + \frac{R_e}{R_f}\right)$$




با انتخاب مناسب R_e و R_f می‌توان به مضاربی از V_{BE} دسترسی پیدا کرد.

با توجه به عملکرد مدار چند برابر کننده V_{BE} و با استفاده از مدار معادل تونن DC در بیس ترانزیستور Q_1 داریم:

$$V_{th} = V_{CC} \frac{\frac{R_1}{\beta}}{\left[R_1 + \frac{R_1}{\beta}\right]} + V_{BE} \left(1 + \frac{R_e}{R_f}\right) \frac{R_1}{\left[R_1 + \frac{R_1}{\beta}\right]}$$

$$V_{th} = \frac{V_{CC}}{\beta} + V_{BE} \left(1 + \frac{R_e}{R_f}\right) \frac{\beta}{\beta}$$

$$\left. \begin{aligned} \text{KVL} \Rightarrow V_{th} &= I_B R_{th} + V_{BE} + R I_E \\ I_B &= \frac{I_E}{1 + \beta} \end{aligned} \right\} \Rightarrow$$



$$I_o = \frac{\beta I_E}{1 + \beta} = \frac{\beta}{1 + \beta} \frac{(V_{th} + V_{BE})}{\left(\frac{R_{th}}{1 + \beta} + R\right)} = \frac{\beta}{(R_{th} + (1 + \beta)R)} \left[\frac{V_{CC}}{\beta} + \frac{\beta}{\beta} V_{BE} \left(1 + \frac{R_e}{R_f}\right) - V_{BE} \right]$$

$$\frac{\partial I_o}{\partial T} = 0 \Rightarrow \left[\frac{\beta}{\beta} \left(1 + \frac{R_e}{R_f}\right) - 1 \right] \frac{\partial V_{BE}}{\partial T} = 0 \Rightarrow R_f = \beta R_e$$


بنابراین گزینه (۱) صحیح می‌باشد.

۲۹- گزینه (۳) صحیح است.

اگر تغییر ولتاژ نقطه A را به علت تغییر V_{BE} و I_{CB0} ترانزیستور Q_1 بر اثر افزایش حرارت محیط در نظر بگیریم جریان کلکتور ترانزیستور Q_1 (I_{CQ_1}) با توجه به رابطه (۲-۵۴) افزایش می‌یابد. چون در این رابطه V_{BE_1} به ازای هر یک درجه سانتیگراد تقریباً ۲ میلی ولت کاهش و I_{CB0} به ازای افزایش هر ده درجه سانتیگراد دو برابر می‌شود، با توجه به مدار با افزایش I_{CQ_1} در اثر افزایش درجه حرارت ولتاژ نقطه A کاهش می‌یابد. از طرفی ولتاژ نقطه B فقط با ولتاژ نقطه A از طریق V_{BE} در ارتباط است ($V_B = V_A - V_{BE_1}$). تغییر ولتاژ نقطه B بر اثر دو عامل صورت می‌گیرد: یکی بر اثر کاهش ولتاژ نقطه A که سعی در کاهش ولتاژ B دارد و دیگری کاهش V_{BE_1} (در اثر افزایش حرارت) که سعی در افزایش ولتاژ B دارد. ولی تأثیر عامل اول بیشتر است چون تغییر ولتاژ نقطه A بر اثر تغییر V_{BE_1} به علت گین بزرگتر از واحد طبقه اول ($|G_{V_1}| \approx 3/9$) بیشتر از تغییر ولتاژ V_{BE_1} است. بنابراین می‌توان نتیجه گرفت که V_A و V_B هر دو کاهش می‌یابند. لذا گزینه (۳) صحیح است.


تست‌های سراسری سال ۱۳۹۶

۱- در مدار تقویت‌کننده زیر، به ازای چه مقداری از مقاومت R_1 برحسب کیلو اهم، دامنه سوئیگ متقارن ولتاژ خروجی V_{out} ، تقریباً ماکزیمم خواهد بود؟




- (۱) ۵
(۲) ۱۰
(۳) ۱۵
(۴) ۲۰
- $\beta \gg 1$
 $V_{BE,on} = 0.7V$
 $V_{CE,sat} = 0.2V$
 $V_A = \infty$

۲- در مدار تقویت‌کننده زیر همه ترانزیستورها در ناحیه اشباع بایاس شده‌اند و منبع جریان I_b ایدئال است. مقدار بهره ولتاژ $A_V = \frac{V_{out}}{V_{in}}$ آن کدام است؟




- (۱) ۳۶
(۲) ۵۴
(۳) ۹۰
(۴) ۱۲۶
- $V_{GS1} - V_{TH1} = 0.2V$
 $|V_{GS2} - V_{TH2}| = 0.5V$
 $I_b = 1mA$
 $V_A = \infty$
 $R_S = 10k\Omega$
 $R_G = 90k\Omega$
 $R_L = 10k\Omega$


۳- در مدار زیر، V_{DD} به گونه‌ای تنظیم شده که جریان نقطه کار ترانزیستورها برابر با $1mA$ باشد. بهره ولتاژ $(\frac{V_o}{V_s})$ ، به کدام گزینه نزدیک‌تر است؟



- (فرض کنید: $\mu_n c_{ox} = \mu_p c_{ox} = 200 \frac{\mu A}{V^2}$, $\lambda_n = \lambda_p = 0.1V^{-1}$)
- (۱) -۸۰
(۲) -۴۰
(۳) -۲۰
(۴) -۸




۵- در مدار تقویت کننده زیر همه ترانزیستورها در ناحیه فعال بایاس شده‌اند. مقدار بهره ولتاژ $A_v = \frac{V_{out}}{V_{in}}$ آن تقریباً برابر کدام است؟



پاسخنامه تست‌های سراسری سال ۱۳۹۶

(۱) گزینه (۴) صحیح است.



$$I_{CQ} = \frac{V_{CC} - V_{CCsat}}{r_C + R_C + r_E + R_E} = \frac{3 - 0.2}{1^k + 0.1^k + 0.1^k} \approx 1 \text{ mA}$$


$$V_B = 1^m \times 0.1^k + 0.1^m = 1.5 \text{ V}$$

از طرفی با تقسیم ولتاژ برای V_B داریم:

$$V_B = 3 \times \frac{R_2}{R_1 + R_2} = 3 \times \frac{1^k}{R_1 + 1^k} = 1.5 \Rightarrow R_1 = 1^k \Omega$$


(۲) گزینه (۳) صحیح است.

$$g_{m_T} = \frac{\partial I_D}{|\partial V_{GS_T} - V_{th_T}|} = \frac{2 \text{ m}}{0.5} = 4 \frac{\text{mA}}{\text{V}}$$



چون در سورس M_1 مقاومت ac بی‌نهایت است پس جریان سورس M_1 و در نتیجه جریان درین آن صفر می‌باشد. و با توجه به شکل بهره ولتاژ برابر است با:

$$A_V = \frac{V_{out}}{V_{in}} = -0.9 \times 2^m \times 1^k = -3.6$$



با استفاده از تبدیل منبع مقاومت r_o هر ترانزیستور مطابق شکل به درین آن منتقل می‌شود. به علت تقارن موجود در مدار کافی است بهره و ولتاژ طبقه M_1 را حساب کرده در عدد ۲ ضرب کنیم. برای محاسبه بهره و ولتاژ M_1 لازم است اثر بارگذاری طبقه M_2 یعنی R'_o به صورت زیر محاسبه گردد.


$$R'_o = 1^k(1 + \mu) + r_o = 50 \text{ k}\Omega$$

حال برای بهره و ولتاژ کل مدار می‌توان نوشت:

$$A_{V_S} = 2 \times \frac{\frac{-\mu}{1 + \mu} R'_o}{\frac{R'_o + r_o}{1 + \mu} + 1 \text{ k}} = -2 \times \frac{40 \times 51 \text{ k}}{61 \text{ k} + 41 \text{ k}} = -40$$

(۴) گزینه (۴) صحیح است.

$$g_m = 2 \frac{\text{mA}}{\text{V}}, \quad r_o = 1 \text{ k}\Omega$$



با نوشتن kcl در سورس ترانزیستور و خروجی مدار دو معادله زیر بدست می‌آید:

$$\text{kcl در سورس: } -2g_m(V_{cm} - V_s) + \frac{V_s}{20k} + \frac{V_s}{10k} + \frac{V_s - V_o}{10k} = 0 \quad (1)$$


$$\text{kcl در خروجی: } g_m(V_{cm} - V_s) + \frac{V_o}{10k} + \frac{V_o - V_s}{10k} = 0 \quad (2)$$

از رابطه (۲) ولتاژ V_s را بدست آورده در رابطه (۱) قرار می‌دهیم، بهره ولتاژ برابر می‌شود با:

$$A_{V_c} = \frac{V_o}{V_{cm}} = \frac{-10}{64} \approx -\frac{1}{6}$$

(۵) گزینه (۲) صحیح است.

$$I_{D_1} = 1\text{mA} \Rightarrow g_{m_1} = \frac{2I_{D_1}}{V_{GS_1} - V_{th}} = \frac{2^m}{0.7} = 10 \frac{\text{mA}}{\text{V}}$$



در مدار منبع جریان‌ها از دید ac مدار باز می‌شوند با توجه به مدار بطوریکه در روی شکل نشان داده شده است جریان شاخه‌ها برحسب V_o براحتی قابل محاسبه است. با استفاده از kvl از ورودی و عبور از مقاومت‌های R_2 و R_1 ، R_S بدست می‌آید:

$$\text{kvl: } -V_{in} + \frac{V_{in} + \frac{V_o}{20k}}{1k} (1k + 9k + 1k) + \frac{V_o}{20k} \times 1k = 0$$

$$10 \cdot V_{in} + \frac{11V_o}{200k} + \frac{V_o}{200} = 0 \Rightarrow A_V = \frac{V_o}{V_{in}} = -2000$$

منابع

- ١- «مبانى الكٲرونك»، آقائ دكٲر سبءعلى مبرعشقى.
- ٢- «مبانى فبزك و مدار الكٲرونك»، آقائ دكٲر غلامحسب روءببٲن.
- 3- Adel s. Sedra and Kenneth C. Smith: "Microelectronic circuits".
- 4- Millman and Halkias: "Integrated Electronics analog and digital circuits and systems"
- 5- Gray and Meyer: "Analysis and Design of Analog Integrated Circuits"
- 6- Schiling and Belove: "Electronic Circuits, Discrete and Integrated"
- 7- Robert Boylestad and Louis Nashelsky: "Electronic Devices and circuit theory"
- 8- Jacob Millman: "Microelectronics: Digital and Analog circuits and systems"