

# به نام خدا

## مقدمه مؤلفین

مبحث الکترونیک دیجیتال یکی از سرفصل‌های مهم و تعیین‌کننده برای دانشجویان مهندسی کامپیوتر گرایش سخت‌افزار بوده و همین بس که از سال ۱۳۸۱ به عنوان یکی از دروس اصلی و تخصصی رشته مهندسی کامپیوتر گرایش معماری کامپیوتر (سخت افزار) در آزمون کارشناسی ارشد دانشگاه‌های کشور مطرح شده است. با توجه به ضرورت آشنایی با مباحث این درس برای کلیه دانشجویان سخت افزار و همچنین با عنایت به لزوم مطالعه و مذاقه بیشتر در این درس برای آمادگی آزمون کارشناسی ارشد، در کنار کتب و منابع ارزشمند دیگر موجود، اقدام به تدوین این کتاب نموده‌ایم. این کتاب حاصل ۵ سال تحقیق و تدریس این درس می‌باشد که در حد ممکن تلاش شده است که کمترین خطا را چه از نظر محتوا و چه از نظر چاپی داشته باشد. اما در هر حال نمی‌توان ادعا نمود که کتاب حاضر عاری از هر گونه خطا است. بنابراین از خوانندگان محترم تقاضا داریم که در بهبود کیفی این اثر ما را یاری نمایند و هر گونه پیشنهاد و یا انتقاد خود را از طریق آدرس پست الکترونیکی به نویسندگان ارسال فرمایند.

با توجه به روند توسعه تکنولوژی دیجیتال، بیشترین تأکید در این حوزه طراحی براساس MOSFET است. آمار سال‌های اخیر آزمون کارشناسی ارشد نیز شاهد دیگری بر این مدعا است. بنابراین تصمیم بر آن شد که در تدوین این اثر رویکرد اصلی مبتنی بر ترانزیستورهای MOSFET باشد. نقطه قوت دیگر این کتاب مروری بر مباحث پایه الکترونیک است که جهت یادآوری در فصول اولیه کتاب آورده شده است. در بخش‌های دیگر نیز به طراحی براساس ترانزیستورهای دو قطبی و سایر موارد مهم که باید در این درس مورد بررسی قرار گیرند، پرداخته شده است. امیدواریم مطالعه این اثر کمک موثری در تبیین مباحث الکترونیک دیجیتال بوده و احساس رضایتی در خوانندگان محترم حاصل شود. همچنین برای متقاضیان شرکت در آزمون نیز آموزنده و راهگشا بوده و موجبات موفقیت ایشان را فراهم نماید. در خاتمه امیدوارم این اثر گامی هر چند کوچک در پیشرفت علمی کشور عزیزمان ایران به سوی مرزهای دانش باشد.

با تشکر فراوان

ناصر مزینی

mozayani@iust.ac.ir

منوچهر قهرمانیان گلزار

fg.ece.ut@gmail.com

زمستان ۱۳۹۹

# فهرست مطالب

فصل اول. فیزیک الکترونیک، دیود و ترانزیستورهای دو قطبی.....	۱
فصل دوم. ترانزیستورهای اثر میدانی و مدل‌سازی آنها.....	۳۹
فصل سوم. مفاهیم مقدماتی منطق TTL.....	۸۷
فصل چهارم. مفاهیم مقدماتی منطق MOS.....	۱۴۳
فصل پنجم. طراحی به شیوه سنتی مدارهای MOS.....	۱۹۱
فصل ششم. گیت‌های انتقالی و منطق کاملاً تفاضلی CMOS.....	۲۸۷
فصل هفتم. لچ‌ها، فلیپ فلاپ‌ها و طراحی سیستم‌های سنکرون.....	۳۲۷
فصل هشتم. طراحی پیشرفته مدارهای CMOS.....	۳۸۵
فصل نهم. مدارهای دیجیتال گالیم آرسناید (GaAs).....	۴۲۹
آزمون‌های سراسری سال ۱۳۸۹-۱۳۹۵ به همراه پاسخ تشریحی.....	۴۵۷

## فصل اول

# فیزیک الکترونیک، دیود و ترانزیستورهای دو قطبی

در این فصل مدل‌سازی و عملکرد ادوات نیمه هادی مورد بررسی قرار خواهد گرفت. طراحی بسیاری از مدارهای مجتمع دیجیتال، با داشتن دانشی نسبی از مدل‌سازی ادوات نیمه‌هادی امکان‌پذیر است.

### ۱-۱- تقسیم بندی اجسام از نظر هدایت الکتریکی

از نظر قابلیت هدایت الکتریکی، اجسام را می‌توان به سه دسته تقسیم نمود: هادی، نیمه هادی، عایق. هادی‌ها عناصر و ترکیباتی هستند که جریان الکتریکی را به خوبی از خود عبور می‌دهند. تعداد الکترون‌های لایه ظرفیت در عناصر هادی ۱، ۲ و ۳ الکترون است. چگالی الکترون‌های آزاد در فلزات که جزء عناصر هادی هستند، در حدود چگالی اتمی آن‌ها و حدوداً برابر با  $10^{23}$  الکترون در سانتیمتر مکعب است. از بهترین هادی‌های متداول نقره، مس و آلومینیوم را می‌توان نام برد. عایق‌ها اجسامی هستند که در میدان‌های الکتریکی معمولی جریان الکتریکی قابل توجهی ندارند. تعداد الکترون‌های لایه ظرفیت در عناصر عایق ۸ الکترون می‌باشد. چگالی الکترون‌های آزاد در عایق‌ها برابر با  $10^7$  الکترون در سانتیمتر مکعب است که عددی بسیار کوچک است. نیمه هادی‌ها هدایت الکتریکی کمتر از هادی‌ها دارند. تعداد الکترون‌های لایه ظرفیت در عناصر نیمه‌هادی ۴ الکترون می‌باشد. چگالی الکترون‌های آزاد در نیمه‌هادی‌ها در محدوده‌ای بین دو مقدار مذکور قرار دارد. از متداول‌ترین آن‌ها می‌توان از Si و Ge نام برد. تعداد حامل‌های آزاد در نیمه هادی خالص در دمای اتاق، تقریباً  $10^{10} \times 1/5$  حامل از نوع الکترون در سانتی متر مکعب یا بطور معادل  $10^{16} \times 1/5$  حامل بر متر مکعب است که تقریباً به ازاء افزایش هر ۱۰ درجه سانتی گراد دو برابر می‌شود.

### ۲-۱- بررسی نیمه هادی‌ها

نیمه‌هادی‌ها گروهی از مواد هستند که از نظر توانایی هدایت الکتریکی، بین هادی و عایق قرار دارند. نکته قابل توجه در نیمه‌هادی‌ها این است که هدایت الکتریکی آن‌ها تحت تأثیر عواملی چون تحریک نوری، افزایش دما و تغییر میزان ناخالصی به نحو قابل ملاحظه‌ای تغییر می‌یابد. این خاصیت مهم مبنای کار بسیاری از قطعه‌های نیمه‌هادی است که در الکترونیک مورد استفاده قرار می‌گیرند.

هدایت الکتریکی در نیمه‌های توپوسط دو نوع حامل بار الکتریکی یعنی الکترون‌های آزاد و حفره‌ها صورت می‌گیرد. الکترون‌های ظرفیت را که وابستگی کمتری به هسته نیمه‌هادی دارند و آزادانه در فضای درون نیمه‌هادی حرکت می‌کنند، الکترون‌های آزاد می‌گویند. تمایل به جذب الکترون را حفره می‌نامند. به نیمه‌های که از هر دو نوع حامل بار الکتریکی برخوردارند، عنصر دو قطبی نیز می‌گویند. در نیمه‌های خالص به تعداد الکترون‌های آزاد، حفره داریم.

چگالی حفره‌های آزاد  $n = p$  چگالی الکترون‌های آزاد

**نکته:** حفره یک مفهوم نهی (abstract) است و هویتی قابل لمس ندارد.

از مهم‌ترین نیمه‌های در الکترونیک سیلیکن (Si) و ژرمانیوم (Ge) را می‌توان نام برد که در ادامه به بررسی ساختار Si می‌پردازیم.

همان‌طور که گفته شد یکی از مهم‌ترین نیمه‌های در الکترونیک سیلیکن (Si) می‌باشد. این عنصر علیرغم داشتن چهار الکترون ظرفیت، در دمای معمولی از هدایت الکتریکی خوبی برخوردار نیست. در دمای صفر مطلق بلور سیلیکن همانند عایق عمل می‌کند، زیرا چهار الکترون ظرفیت هر اتم در پیوندهای کووالانس چهار اتم مجاور خود قرار گرفته‌اند و نمی‌توانند همانند الکترون‌های ظرفیت در فلزات آزادانه به هر سو حرکت نمایند. هر دو اتم مجاور در یک پیوند کووالان دو الکترون در حالت اشتراک دارند. این الکترون‌ها در مدارهایی به دور هسته هر دو اتم می‌چرخند. انرژی لازم برای شکستن پیوند کووالان و آزاد کردن یک الکترون را انرژی عرض نوار<sup>۱</sup> گویند و آن را با  $E_G$  نمایش می‌دهند. این انرژی ( $E_G$ ) برای سیلیکن حدود  $1/1 \text{ eV}$  و برای ژرمانیم حدود  $0/72 \text{ eV}$  می‌باشد<sup>۲</sup>

در عایق‌ها (به طور مثال در  $\text{SiO}_2$ ) میزان این انرژی به چندین  $\text{eV}$  می‌رسد و در نتیجه ایجاد الکترون‌های آزاد در دمای معمولی و میدان‌های الکتریکی معمولی میسر نیست. بنابراین عایق‌ها را می‌توان فاقد الکترون آزاد و به همین جهت فاقد قابلیت هدایت الکتریکی در نظر گرفت.

در نیمه‌های انرژی عرض نوار به مراتب کوچکتر از عایق‌هاست، به طوری که در دمای معمولی و یا میدان‌های الکتریکی معمولی، تعدادی از الکترون‌های ظرفیت می‌توانند با کسب انرژی لازم، نقش الکترون‌های آزاد را ایفا کنند. البته در دماهای بسیار پایین، برای هیچ یک از الکترون‌های ظرفیت این امکان فراهم نیست. از این رو نیمه‌های در دماهای بسیار پایین مانند عایق رفتار می‌کنند.

در فلزات یا اجسام هادی عرض نوار انرژی به حدی ناچیز است که در دماهای معمولی همه الکترون‌های ظرفیت از آزادی لازم برای جابجایی در فضای بین اتم‌ها برخوردارند و در واقع آن‌ها را می‌توان همان الکترون‌های آزاد در نظر گرفت.

با افزایش دما از صفر مطلق، شبکه بلوری سیلیکن شروع به ارتعاش نموده و بعضی از پیوندهای کووالان شکسته و الکترون‌های آن‌ها جدا می‌شوند. الکترون‌های جدا شده به صورت الکترون آزاد عمل

1- Gap Energy

۲- ژول  $1 \text{ eV} = 1/60 \times 10^{-1}$

نموده و در فضای بین اتم‌ها شروع به حرکت می‌نمایند. در حقیقت با شکستن هر پیوند و رها شدن یک الکترون، یک جای خالی در پیوند باقی می‌ماند که به آن حفره گویند. در واقع نحوه حرکت حفره‌ها و شرکت آن‌ها در جریان الکتریکی در نیمه‌هادی به این صورت است که وقتی با رها شدن یک الکترون آزاد از یک پیوند کووالان یک حفره بر جای ماند، یک الکترون ظرفیت از یک پیوند مجاور می‌تواند به آسانی پیوند خود را شکسته و حفره‌ی قبلی را پر نماید. با این کار حفره جدیدی به وجود می‌آید که محل آن با محل حفره قبلی متفاوت است. به عبارت دیگر یک جابجایی حفره صورت گرفته است که جهت آن در خلاف جهت انتقال الکترون بوده است. در اینجا تاکید بر این نکته لازم است که حرکت حفره‌ها از پر شدن یک حفره توسط الکترون ظرفیت یک اتم مجاور - و نه توسط یک الکترون آزاد - ناشی می‌شود. پر شدن حفره توسط یک الکترون آزاد را **ترکیب مجدد** گویند. هر ترکیب مجدد منجر به از دست رفتن یک الکترون آزاد و یک حفره می‌شود، بدون اینکه حفره جدیدی به وجود آید. در این ترکیب الکترون انرژی اضافی خود را به صورت حرارت یا نور از دست می‌دهد.

### ۱-۳- ناخالصی در نیمه‌هادی‌ها

همان‌طور که در بخش قبل بررسی شد، دانستیم که اجسام نیمه‌هادی در دمای صفر مطلق همانند عایق عمل نموده و هیچگونه هدایت الکتریکی از خود بروز نمی‌دهند و تنها در دماهای بالاتر است که تعدادی حامل بار الکتریکی یعنی الکترون آزاد و حفره در نیمه‌هادی به وجود می‌آیند. چون در هر دما تعداد حفره‌های تشکیل شده با تعداد الکترون‌های آزاد ایجاد شده برابر است، می‌توان گفت برای یک نیمه‌هادی خالص رابطه‌ی زیر همواره برقرار است.

$$n_i (\text{cm}^{-3}) = p = n$$

در این رابطه  $n$  و  $p$  به ترتیب چگالی حجمی الکترون‌های آزاد و حفره‌ها می‌باشند و  $n_i$  را چگالی خالص می‌نامند. بین چگالی خالص  $n_i$ ، دمای مطلق  $T$  (بر حسب درجه کلوین) و عرض نوار انرژی  $E_G$  (بر حسب eV) رابطه‌ی مهم زیر برقرار است:

$$n_i^2 = BT^3 \exp(-E_G / kT) \text{ cm}^{-6}$$

که در آن:

عرض نوار انرژی بر حسب  $E_G$

ثابت بولتزمن  $k = 8.62 \times 10^{-5} \text{ eV/k}$

دما بر حسب کلوین  $T =$

پارامتر وابسته به ماده  $B =$

همان‌طور که ملاحظه می‌شود چگالی حامل‌های بار الکتریکی در نیمه‌هادی خالص و در دمای معمولی در مقایسه با چگالی الکترون‌های آزاد در فلزات ( $\approx 10^{22} \text{ cm}^{-3}$ ) بسیار ناچیز بوده و در نتیجه قابلیت هدایت الکتریکی نیمه‌هادی خالص در دمای معمولی میلیون‌ها برابر کمتر از رسانایی فلزات است.

برای بالا بردن چگالی حامل‌های آزاد در نیمه‌هادی‌ها، می‌توان با تزریق درصد ناچیزی از یک عنصر سه یا پنج ظرفیتی به بلور آن را تغلیظ نمود. به اضافه کردن ناخالصی به قطعه Si، **تغلیظ** یا Dopping گویند. در تغلیظ نیمه‌هادی‌ها دو نوع ناخالصی داریم که در ادامه به آن‌ها می‌پردازیم.

### ۱-۳-۱- ناخالصی بخشنده (یا دهنده) (Donor)

در Si با تزریق عناصر پنج ظرفیتی از قبیل آنتیموان (Sb)، فسفر (P) و آرسنیک (As) باعث افزایش چگالی الکترون‌های آزاد در بلور خواهد شد. بدین لحاظ به ناخالصی‌های پنج ظرفیتی **ناخالصی نوع N** یا **ناخالصی بخشنده** گویند.

فرض کنید به بلور سیلیکن، تعدادی از اتم‌های آنتیموان را تزریق کنیم. هر اتم پنج ظرفیتی آنتیموان دارای پنج الکترون ظرفیت است و در شبکه بلور سیلیکن چهار الکترون ظرفیت خود را در چهار پیوند کووالان با اتم‌های سیلیکن مجاور خود به اشتراک می‌گذارد. الکترون پنجم در هیچ پیوند مشترکی قرار نگرفته و فقط وابستگی بسیار ناچیزی به هسته اتم آنتیموان دارد. این وابستگی آنقدر ناچیز است که در دمای ۵۰ تا ۱۰۰ کلوین الکترون پنجم انرژی لازم (۵eV)، برای جدا شدن کامل از اتم مادر را بدست آورده و به صورت یک الکترون آزاد در اختیار شبکه بلور سیلیکن قرار می‌گیرد. بدین ترتیب افزایش ناخالصی نوع N، چگالی الکترون‌های آزاد را در بلور نیمه‌هادی بالا برده و اصطلاحاً آن را به **نیمه‌هادی نوع N** تبدیل می‌کند.

تزریق اتم‌های ناخالصی نوع N نه تنها باعث افزایش تعداد الکترون‌های آزاد می‌شود، بلکه تعداد حفره‌ها را از میزان مربوط به نیمه‌هادی خالص کاهش می‌دهد. زیرا با افزایش الکترون‌های آزاد شانس ترکیب مجدد آن‌ها با حفره‌ها افزایش یافته و تعدادی از حفره‌های موجود در اثر این نوع ترکیب‌ها از بین می‌روند.

### ۱-۳-۲- ناخالصی پذیرنده (Acceptor)

در Si با تزریق عناصر سه ظرفیتی از قبیل ایندیم (In)، گالیم (Ga) و بور (B) موجب بالا رفتن چگالی حامل‌های مثبت یا حفره‌ها در بلور می‌شود. ناخالصی‌های سه ظرفیتی را **ناخالصی نوع P** یا **ناخالصی پذیرنده** می‌نامند.

فرض کنید به بلور سیلیکن، تعدادی از اتم‌های ایندیم را تزریق کنیم. اتم‌های ناخالصی سه ظرفیتی در آخرین نوار ظرفیت خود تنها سه الکترون دارند. بنابراین هر اتم ناخالصی با سه الکترون ظرفیت خود، تنها سه پیوند کووالان از چهار پیوند اتم‌های اطراف خود را تکمیل نموده و در پیوند چهارم جای یک الکترون باقی می‌ماند. این جای خالی در واقع یک حفره جدیدی است که در بلور به وجود آمده است. به ازای هر اتم ناخالصی سه ظرفیتی یک حفره اضافی در اختیار قرار می‌گیرد. اتم‌های ناخالصی در دمای معمولی به سرعت یونیزه می‌شوند. این یونیزه شدن به این صورت است که یک الکترون از یک اتم سیلیکن مجاور، پیوند خود را شکسته و این حفره اضافی را پر می‌کند. در نتیجه این عمل یک اتم سیلیکن شامل حفره به وجود می‌آید.

در اینجا لازم به ذکر است که میزان ناخالصی لازم (بخشنده و یا پذیرنده)، برای اینکه در رسانایی یک نیمه‌هادی تغییر قابل توجهی ایجاد شود، بسیار ناچیز است. مثلاً اگر به ازای هر  $10^8$  اتم سیلیکن فقط یک اتم ناخالصی اضافه شود در دمای  $30^\circ\text{C}$  رسانایی ویژه آن حدوداً  $24000$  برابر می‌شود!

#### ۴-۱- حفره‌ها و الکترون‌ها در نیمه‌هادی تغلیظ شده

اکنون چگونگی محاسبه غلظت الکترون‌ها و حفره‌ها در نیم رساناهای حاوی ناخالصی دهنده و پذیرنده را بررسی می‌کنیم. در ماده تغلیظ شده، غلظت الکترون‌ها و حفره‌ها لزوماً برابر نیستند. اگر  $n > p$  باشد نیمه‌هادی نوع N و اگر  $p > n$  نیمه‌هادی نوع P خوانده می‌شود. حامل‌های با تعداد بیشتر را حامل‌های اکثریت و حامل‌های با تعداد کمتر را حامل‌های اقلیت می‌نامند. جهت محاسبه دقیق چگالی الکترون‌ها و حفره‌ها از این پس غلظت ناخالصی‌های دهنده و پذیرنده را به صورت زیر نمایش می‌دهیم:

$$N_D = \text{غلظت ناخالصی دهنده} \text{ Atoms/cm}^3$$

$$N_A = \text{غلظت ناخالصی پذیرنده} \text{ Atoms/cm}^3$$

همچنین در ادامه توجه به دو نکته زیر ضروری به نظر می‌رسد:

الف) مواد نیم‌رسانا بایستی از نظر بار الکتریکی خنثی باشند. یعنی در یک قطعه نیم‌رسانا مجموع بارهای مثبت و منفی برابر صفر می‌باشد. اتم‌های دهنده باردار شده و حفره‌ها دارای بار مثبت و اتم‌های پذیرنده باردار شده و الکترون‌ها دارای بار منفی می‌باشند. بنابراین داریم:

$$q(N_D + p - N_A - n) = 0 \rightarrow P + N_D = n + N_A$$

ب) حاصل ضرب غلظت الکترون‌ها و حفره‌ها در مواد طبیعی در معادله  $pn = n_i^2$  (قانون اثر جرم) بایستی صدق کند. از دیدگاه تئوری و نظری می‌توان گفت معادله  $pn = n_i^2$  برای تمام نیم‌رساناها در شرایط دمایی یکسان صدق می‌کند. با توجه به موارد الف و ب داریم:

$$P = \frac{n_i^2}{n}, \quad N_D \approx n \rightarrow n \gg p, \quad n = p + N_D \quad \text{در نیمه هادی نوع N}$$

$$n = \frac{n_i^2}{p}, \quad N_A \approx p \rightarrow p \gg n, \quad p = n + N_A \quad \text{در نیمه هادی نوع P}$$

**مثال ۱-۱:** یک قطعه سیلیکونی توسط اتم‌های آنتیموان با غلظت  $2 \times 10^{16} / \text{cm}^3$  تغلیظ شده است. اولاً

آنتیموان ناخالصی نوع دهنده است یا پذیرنده؟

ثانیاً: غلظت الکترون‌ها و حفره‌ها را در دمای  $300^\circ\text{K}$  بدست آورید.

ثالثاً: این ماده نوع n است یا p؟

**حل:** دهنده - الکترون  $2 \times 10^{16} / \text{cm}^3$  و حفره  $5 \times 10^2 / \text{cm}^3$  نوع n

### ۱-۵- مؤلفه‌های جریان الکتریکی در نیمه‌هادی‌ها

عامل ایجاد جریان الکتریکی جابجایی بارهای الکتریکی در یک جهت مشخص می‌باشد. در نیمه‌هادی‌ها دو نوع حامل بار الکتریکی یعنی الکترون‌های آزاد و حفره‌ها در ایجاد جریان دخالت دارند. جابجایی این حامل‌ها ممکن است تحت تأثیر یک میدان الکتریکی صورت پذیرد، که در این صورت آن را **جریان هدایتی** گویند. پدیده دیگری با نام انتشار نیز در جابجایی حامل‌های بار الکتریکی در نیمه‌هادی‌ها موثر است که جریان ناشی از آن را **جریان انتشاری (نفوذی)** گویند.

### ۱-۶- جریان هدایتی در رساناها

در مورد فلزات اعمال میدان الکتریکی، باعث حرکت الکترون‌های آزاد در خلاف جهت میدان و در نتیجه ایجاد جریان الکتریکی می‌شود. سرعت رانشی حامل  $v$ ، متناسب با  $E$  (میدان الکتریکی) است و  $\mu_n$  ضریب تناسب، قابلیت تحرک، نامیده می‌شود.

$$v = -\mu_n \cdot E$$

این مفهوم به طور مشابه در مورد قابلیت تحرک حفره‌ها نیز صادق است. می‌دانیم که در هر سیال چگالی جریان با حاصل ضرب سرعت در چگالی حجمی برابر است. بنابراین چنانچه چگالی حجمی الکترون‌ها را با  $n$  و اندازه بار هر الکترون را با  $q$  نمایش دهیم، برای چگالی جریان ( $J$ ) رابطه به صورت زیر خواهد بود.

$$J = \rho v = (n \cdot (-q))v = (n \cdot (-q) \cdot (-\mu_n))E = \sigma E$$

در رابطه اخیر  $\sigma = nq\mu_n$  رسانایی ویژه فلز بر حسب  $(\Omega \cdot \text{cm})^{-1}$  است.

### ۱-۷- جریان رانشی در نیمه‌هادی‌ها

در نیمه‌هادی‌های نوع  $N$  و  $P$  حامل‌های اکثریت که به ترتیب الکترون‌های آزاد و حفره‌ها هستند تحت تأثیر میدان الکتریکی به حرکت در آمده و مؤلفه‌های اصلی جریان هدایتی را تشکیل می‌دهند. جریان ناشی از حفره‌ها و الکترون‌های آزاد در یک جهت است، ولی حرکت آن‌ها در خلاف جهت یکدیگر صورت می‌گیرد. رابطه چگالی جریان هدایتی با شدت میدان الکتریکی برای هر یک از حامل‌ها برای نیمه‌هادی‌های نوع  $N$  و  $P$  به صورت زیر خواهد بود:

$$J_N = (N_D \cdot \mu_n + P_N \cdot \mu_p)qE = \sigma_N \cdot E$$

$$J_P = (N_A \mu_p + n_p \mu_n)qE = \sigma_p \cdot E$$

در روابط فوق  $\mu_n$  و  $\mu_p$  به ترتیب قابلیت تحرک الکترون‌های آزاد و حفره‌ها و  $q$  بار الکتریکی یک الکترون است. از آنجا که  $p_N$  و  $n_p$  چگالی حامل‌های اقلیت هستند و در مقابل چگالی حامل‌های اکثریت می‌توان از آن‌ها صرف‌نظر کرد، رسانایی نیمه‌هادی‌های نوع  $N$  و  $P$  را می‌توان از روابط تقریبی زیر به دست آورد:


$$\sigma_N \cong N_D \cdot \mu_n q$$

$$\sigma_p \cong N_A \mu_p \cdot q$$



۸-۱- جریان انتشاری (نفوذی)

این جریان ناشی از عدم یکنواختی تراکم حامل‌های بار الکتریکی در نیمه‌هادی بوده و بدون وجود میدان الکتریکی خارجی می‌تواند برقرار شود. در شکل زیر یک قطعه نیمه‌هادی نوع P که در آن چگالی حفره‌ها از سمت چپ به راست به صورت نمایی کاهش می‌یابد نشان داده شده است.



در این حالت حفره‌ها از قسمت چگال‌تر به سمت دیگر حرکت می‌کنند. این جریان که ناشی از انتشار حامل‌ها از ناحیه با تراکم بیشتر به ناحیه با تراکم کمتر است را جریان انتشاری (نفوذی) گویند. بر طبق قانون انتشار، چگالی جریان انتشاری با گرادیان بارهای الکتریکی متناسب است. ضریب این تناسب، ثابت انتشار نامیده می‌شود.

$$J_p^{\text{diff}} = (+q)D_p \left( \frac{-\partial p}{\partial x} \right) = -qD_p \frac{\partial p}{\partial x}$$

$$J_n^{\text{diff}} = (-q)D_n \left( \frac{-\partial n}{\partial x} \right) = +qD_n \frac{\partial n}{\partial x}$$

ضرایب ثابت  $D_n$  و  $D_p$  با واحد  $\left( \frac{\text{cm}^2}{\text{s}} \right)$  ثابت نفوذ حفره و الکترون نامیده می‌شوند. ضرایب نفوذ

قابلیت تحرک با رابطه‌ی انیشتین به هم مربوط می‌شوند.

$$\frac{D_n}{\mu_n} = \frac{KT}{q} = \frac{D_p}{\mu_p}$$

کمیت  $(KT/q)$  ولتاژ گرمای  $V_t$  خوانده می‌شود و مقدار آن در دمای اتاق تقریباً برابر ۲۵، برحسب ولت می‌باشد. در بخش‌های مختلف این کتاب با این کمیت برخورد خواهیم کرد.


جریان حامل‌ها (حفره‌ها) باعث می‌شود میدانی با جهت نشان داده شده در شکل تولید شود که این میدان سبب می‌شود جریان رانشی ( $J_{\text{Drift}}$ ) هم‌جهت با میدان تولید شود. در حالت تعادل داریم:

$$J_{\text{Drift}} = J_{\text{Diff}} = P(x)q\mu_p.E$$

با فرض اینکه در این قطعه  $n = 0$  است و الکترون آزاد نداریم و با جایگذاری رابطه  $\times$  در رابطه فوق

خواهیم داشت:

$$\left. \begin{aligned} J_t &= J_{\text{Drift}} + J_{\text{Diff}} \\ J_t &= 0 \end{aligned} \right\} \Rightarrow E(x) = \frac{D_p}{\mu_p} \cdot \frac{1}{p(x)} \cdot \frac{dp(x)}{dx}$$



$$-\int_{x_1}^{x_2} V_T \frac{dp(x)}{p(x)} = V_{r1} = V_r - V_1$$

$$\Rightarrow V_{r1} = V_T L_n \frac{p_1}{p_2}$$

نکته‌ای که قابل توجه است این است که اختلاف پتانسیل فقط به چگالی در آن دو نقطه بستگی دارد، نه به فاصله آن دو نقطه. حال اگر فرض کنیم حامل مثبت نداریم، چون میدان الکتریکی که اعمال می‌شود، نیرویی که به حفره وارد می‌کند خلاف جهت آن است پس جواب در یک علامت منفی ضرب می‌شود.

**مثال ۱-۲:** سیلیکن خالص با عنصر بور با میزان غلظت  $10^{26}$  اتم بر مترمکعب تغلیظ شده است. در

دمای اتاق ناخالصی حاصل چه میزان الکترون و حفره خواهد داشت؟ فرض کنید که  $n_j = 1/5 \times 10^{16}$  حامل بر مترمکعب است.

**حل:** غلظت حفره‌ها ( $P_p$ ) تقریباً برابر است با غلظت تغلیظی  $P_p = N_A = 10^{26} \frac{\text{holes}}{\text{m}^3}$ . غلظت


الکترون‌ها از رابطه زیر محاسبه می‌شود یعنی

$$n_p = \frac{(1/5 \times 10^{16})^2}{10^{26}} = 2/3 \times 10^6 \text{ electrons / m}^3$$

چنین سیلیکن تغلیظ شده‌ای به عنوان نوع p تلقی می‌شود چرا که تعداد حفره‌های آزاد آن از تعداد الکترون‌های آزاد در آن بسیار بیشتر است.

**۹-۱- دیودها**


به منظور پیاده سازی یک دیود یا بطور معادل یک اتصال pn بخشی از یک نیمه‌هادی با نوع n و بخش نزدیک دیگری با نوع p تغلیظ می‌شود و در شکل (۱-۱) قابل مشاهده است. البته چنین پیوندی را نمی‌توان از بهم چسباندن دو قطعه بلور بدست آورد، بلکه در ناحیه پیوند، ساختمان بلور باید پیوستگی خود را حفظ کرده باشد.



شکل ۱-۱. نمای مقطع عرضی از یک دیود pn.

در اینجا، دیود یا اتصال، در بین نواحی  $p^+$  و  $n$  تشکیل می‌گردد. توجه داشته باشید که علائم مثبت و منفی به منظور نشان دادن میزان تغلیظ نسبی به کار می‌رود. برای مثال ناحیه بدنه  $p^-$  به میزان  $5 \times 10^{21}$  حامل بر مترمکعب ناخالصی دارد در حالی که نواحی  $p^+$  و  $n^+$  باید بسیار بیشتر تغلیظ شده باشند و به میزان حدوداً  $10^{25}$  الی  $10^{27}$  حامل بر متر مکعب ناخالصی دارند. همچنین دقت کنید اتصالات فلزی به دیود (که در اینجا منظور فلز آلومینیوم است) به نواحی از دیود که بشدت تغلیظ شده‌اند اتصال دارد. در غیر این صورت یک دیود شاتکی ایجاد خواهد شد. دیودهای شاتکی در ادامه توضیح داده خواهند شد. به منظور عدم ایجاد یک دیود شاتکی، اتصال ناحیه  $n$  در عمل از طریق ناحیه  $n^+$  صورت خواهد پذیرفت.

در سمت  $p^+$  تعداد زیادی حامل‌های آزاد مثبت و در سمت  $n$  تعداد زیادی حامل آزاد منفی موجود است. حفره‌های موجود در سمت  $p^+$  تمایل به نفوذ<sup>۱</sup> در سمت  $n$  دارند و الکترون‌های آزاد موجود در سمت  $n$  تمایل به نفوذ در سمت  $p^+$ . این نفوذ، میزان تغلیظ حامل‌های آزاد را در ناحیه بین دو طرف کاهش می‌دهد. هنگامی که دو نوع از حامل‌ها به سمت یکدیگر نفوذ می‌کنند، بازترکیب می‌شوند. هر الکترون که از سمت  $n$  به سمت  $p$  نفوذ کرده باشد، در جای خود یک بار الکتریکی مثبت به جای می‌گذارد. به طور مشابه، هر حفره ای که از سمت  $p$  به سمت  $n$  نفوذ کند، یک الکترون را در نزدیکی ناحیه عبور به جای می‌گذارد. نتیجه نهایی این عملیات در شکل (۱-۲) نشان داده شده است. عمل نفوذ حامل‌های آزاد یک ناحیه تهی را در اتصال دو طرف بوجود می‌آورد که هیچ حامل آزادی در آن موجود نیست و دارای یک شبکه بار منفی در سمت  $p^+$  و یک شبکه بار مثبت در سمت  $n$  می‌باشد. میزان کل بار در دو سمت اتصال باید براساس تعادل بار، یکسان باشد. این مطلب باعث می‌شود که ناحیه تهی بیشتر به سمت ناحیه کمتر تغلیظ شده (سمت  $n$ ) به پیش برود.




شکل ۱-۲. مدل ساده یک دیود.

توجه داشته باشید که در اثر نفوذ، یک ناحیه تهی<sup>۲</sup> در اتصال وجود دارد که در ناحیه کمتر تغلیظ شده، بیشتر گسترش یافته است. در این هنگام یک میدان الکتریکی از سمت  $n$  به سمت  $p$  ایجاد می‌شود. این


1- diffuse  
2- Depletion

میدان الکتریکی اغلب پتانسیل ساخت<sup>۱</sup> اتصال نامیده می‌شود. میدان الکتریکی در برابر نفوذ حامل‌های آزاد مخالفت می‌کند و در نهایت هیچگونه تحرک در شرایط مدار باز دیود وجود نخواهد داشت و به شرایط پایدار می‌رسیم. جهت میدان الکتریکی ایجاد شده در ناحیه تهی به گونه‌ای است که از انتشار بیشتر حامل‌های بار آزاد جلوگیری به عمل آورده و بنابراین باعث محدود ماندن عرض ناحیه تهی می‌شود. به میدان الکتریکی مزاحم ایجاد شده **سد پتانسیل** گوییم که در شکل (۳-۱) نشان داده شده است.



شکل ۳-۱. سد پتانسیل.

وجود بارهای ساکن در طرفین پیوند، یک اختلاف پتانسیل الکتریکی داخلی نیز بین دو ناحیه P و N به وجود می‌آورد. برای محاسبه این اختلاف پتانسیل ( $V_0$ ) به صورت زیر عمل می‌کنیم. چگالی بار الکتریکی در دو طرف اتصال را می‌توان با تقریب خوبی که در شکل (۴-۱) نشان داده شده بر حسب پیش رفتگی ناحیه تخلیه در قطعه‌ی n , p نمایش داد:



شکل ۴-۱. میزان پیش‌رفتگی ناحیه تخلیه در سمت‌های n و p.

از آنجایی که مقدار بار الکتریکی در دو طرف مساوی است داریم:

$$Q_n = Q_p$$

$$qN_A x_p S = qN_D x_N S$$

$$N_A x_p = N_D x_N$$

با استفاده از معادله پواسن برای رابطه‌ی چگالی بار و پتانسیل الکتریکی می‌نویسیم:

$$\frac{d^2 v}{dx^2} = \frac{-\rho}{\epsilon}$$


$$E(x) = \frac{-dv}{dx} = \int \frac{\rho}{\epsilon} dx$$

حال از رابطه‌ی فوق از فاصله  $x_N$  تا  $x_N$  انتگرال می‌گیریم:

$$E_o = \int_{-x_p}^0 \left( \frac{-qN_A}{\epsilon} \right) dx = \frac{-qN_A x_p}{\epsilon}$$

$$E_o = \int_{x_N}^0 \left( \frac{-qN_D}{\epsilon} \right) dx = \frac{-qN_D x_N}{\epsilon}$$

بنابراین شکل منحنی مربوط به میدان الکتریکی با فرض فوق بصورت خطی مشابه شکل (۵-۱) بدست می‌آید:



شکل ۵-۱. میدان الکتریکی حاصل.

از طرف دیگر می‌توان نوشت:

$$dv = -V_T \frac{dp(x)}{p(x)}$$

از این رابطه نیز از فاصله  $x_N$  تا  $x_N$  انتگرال می‌گیریم:

$$V_o = V_T \ln \frac{N_A N_D}{n_i^2}$$

بطوری که

$$V_T = \frac{kT}{q}$$

و  $T$  دما بر حسب کلون (در دمای اتاق تقریباً ۳۰۰ کلون است)،  $K$  ثابت بولتزمن ( $1/38 \times 10^{-23} \text{ JK}^{-1}$ ) و  $q$  بار یک الکترون ( $1/602 \times 10^{19}$  کولن) است. در دمای اتاق  $V_T$  تقریباً  $26 \text{ mV}$  است. این رابطه، معادله بسیار مهمی بوده و مقدار پتانسیل ساخت را بر حسب پارامترهای قطعه تعیین می‌نماید. حال اگر از رابطه  $V = -\int E dx$  انتگرال بگیریم و  $E$  را مقدار بدست آمده صفحه قبل قرار دهیم می‌توانیم اندازه‌ی پیشرفتگی ناحیه تخلیه را در دو قطعه‌ی  $n$ ،  $p$  تعیین کنیم:

$$x_p = \left[ \frac{2\varepsilon V_0}{qN_A(1 + N_A/N_D)} \right]^{1/2}$$

$$x_n = \left[ \frac{2\varepsilon V_0}{qN_D(1 + N_D/N_A)} \right]^{1/2}$$

و نهایتاً عرض ناحیه تخلیه را از حاصل جمع دو مقدار فوق بدست می‌آوریم:

$$W = x_n + x_p = \left[ \frac{2\varepsilon}{q} V_0 \left( \frac{1}{N_A} + \frac{1}{N_D} \right) \right]^{1/2}$$

**مثال ۱-۳:** یک اتصال  $pn$  دارای  $N_A = 10^{25} \text{ holes/m}^3$  و  $N_D = 10^{22} \text{ electrons/m}^3$  است.

میزان پتانسیل ساخت چقدر است؟ فرض کنید  $n_i = 1/5 \times 10^{16} \text{ carriers/m}^3$ .

**حل:** با استفاده از رابطه زیر داریم:

$$\Phi_0 = V_T \times \ln \left( \frac{N_A \times N_D}{n_i^2} \right)$$

$$\Phi_0 = 0.026 \times \ln \left( \frac{10^{25} \times 10^{22}}{(1/5 \times 10^{16})^2} \right) = 0.887 \approx 0.9 \text{ V}$$

این میزان نوعی برای پتانسیل ساخت یک اتصال است که یک سمت آن بشدت تغلیظ شده باشد.

بصورت تقریبی  $\Phi_0 = 0.9$  را در نظر می‌گیریم.

### ۱-۹-۱- دیود در بایاس معکوس

یک دیود سیلیکونی که دارای ولتاژ آند به کاتد (سمت  $p$  به  $n$ )  $0.4$  ولت یا کمتر داشته باشد، جریان بسیار ناچیزی عبور خواهد داد. در این حالت گفته می‌شود که دیود بایاس معکوس شده است. اگر دیودی در بایاس معکوس قرار گیرد، جریان آن ناشی از حامل‌هایی است که بر اثر حرارت در ناحیه تهی ایجاد شده‌اند و میزان آنها بسیار کم است. هر چند این جریان بایاس معکوس، تنها بطور ضعیفی بستگی به ولتاژ کاری دارد اما این جریان مستقیماً با مساحت اتصال دیود رابطه مستقیم دارد. هر چند اثری که به ویژه در فرکانس‌های بالا نباید نادیده گرفته شود، خازن اتصال یک دیود است. در دیودهای بایاس معکوس شده،

این خازن بر اثر تغییرات بار ذخیره شده در ناحیه تهی است و بصورت یک خازن تهی<sup>۱</sup> مدل می‌شود. برای تعیین خازن تهی، ابتدا رابطه بین عرض تهی و ولتاژ معکوس اعمال شده ( $V_R$ ) را بیان می‌کنیم.

$$x_n = \left[ \frac{\epsilon_0 \epsilon_s k_s (\Phi_0 + V_R)}{q} \frac{N_A}{N_D (N_A + N_D)} \right]^{1/2} \quad (1-1)$$

$$x_p = \left[ \frac{\epsilon_0 \epsilon_s k_s (\Phi_0 + V_R)}{q} \frac{N_D}{N_A (N_A + N_D)} \right]^{1/2} \quad (2-1)$$

در این روابط  $\epsilon_0$  گذردهی فضای آزاد (مساوی است با  $8.854 \times 10^{-12} \text{ F/m}$ )،  $V_R$  ولتاژ بایاس معکوس دیود و  $K_s$  گذردهی نسبی سیلیکن (مساوی با  $11/8$ ) می‌باشد. در این روابط فرض بر این است که تغییرات تغلیظ به شدت از  $n$  به  $p$  می‌باشد. از روابط مذکور مشاهده می‌شود که اگر یک سمت اتصال بیشتر از سمت دیگر تغلیظ شده باشد، ناحیه تهی، بیشتر در سمتی که کمتر تغلیظ شده است گسترش خواهد یافت. برای مثال، اگر  $N_A \gg N_D$  (یعنی ناحیه  $p$  به مراتب بیشتر از ناحیه  $n$  تغلیظ شده باشد) می‌توان روابط (1-1) و (2-1) را بصورت زیر تقریب زد.

$$x_n \cong \left[ \frac{\epsilon_0 \epsilon_s k_s (\Phi_0 + V_R)}{q N_D} \right]^{1/2} \quad x_p \cong \left[ \frac{\epsilon_0 \epsilon_s k_s (\Phi_0 + V_R) N_D}{q N_A^2} \right]^{1/2} \quad (3-1)$$

در این حالت داریم:

$$\frac{x_n}{x_p} \cong \frac{N_A}{N_D} \quad (4-1)$$

این حالت خاص، دیود یک طرفه<sup>۲</sup> نامیده می‌شود.

**مثال ۱-۴:** برای یک اتصال pn که دارای مشخصات داده شده است، در ولتاژ بایاس معکوس  $3/3$

ولت عمق لایه‌های تهی چیست؟ فرض کنید:

$$N_D = 1.0^{22} \text{ electrons / m}^3 \quad \text{و} \quad N_A = 1.0^{25} \text{ holes / m}^3$$

**حل:** از آنجاکه  $N_A \gg N_D$  و از نتایج بدست آمده از مثال (2-1) داریم  $\phi_0 = 0.97$  می‌توان با

استفاده از رابطه (3-1) پاسخ‌های مطلوب را بدست آورد که عبارتند از:

$$\left[ \frac{2 \times 11/8 \times 8.854 \times 10^{-12} \times 4/2}{1/6 \times 10^{-19} \times 1.0^{22}} \right]^{1/2} = 0.74 \mu\text{m} \quad (5-1)$$

و

$$x_p = \frac{x_n}{\left( \frac{N_A}{N_D} \right)} = 0.74 \text{ nm} \quad (6-1)$$

1- Depletion Capacitance  
2- Single-Sided Diode

توجه داشته باشید که عرض تهی در ناحیه کمتر تغلیظ شده  $n \approx 1000$  بار بزرگتر است از ناحیه بیشتر تغلیظ شده  $p$ .


بار ذخیره شده در ناحیه تهی در واحد مقطع عرضی ناحیه تهی، از حاصلضرب عرض ناحیه تهی در تغلیظ بارهای غیر متحرک (که تقریباً مساوی است با  $q$  برابر چگالی تغلیظ ناخالصی) بدست می‌آید. به عنوان مثال، در سمت  $n$  میزان بار ناحیه تهی را از حاصلضرب رابطه (۷-۱) در  $q \cdot ND$  بدست می‌آوریم. داریم:

$$Q^+ = \left[ \frac{2q k_S \epsilon_0 (\Phi_0 + V_R) N_A N_D}{N_A + N_D} \right]^{1/2} \quad (7-1)$$

این میزان بار بر اساس تعادل بار، باید با  $Q^-$  در سمت  $p$  یکسان باشد. در مورد یک دیود یک طرفه، یعنی زمانی که  $N_A \gg N_D$  است داریم:

$$Q^- = Q^+ \cong \left[ 2q k_S \epsilon_0 (\Phi_0 + V_R) N_D \right]^{1/2} \quad (8-1)$$

توجه داشته باشید که این نتیجه، مستقل از میزان تغلیظ ناخالصی در سمت بیشتر تغلیظ شده است. از این رو، از رابطه فوق مشاهده می‌کنیم که میزان بار ذخیره شده در ناحیه تهی وابسته است به ولتاژ بایاس معکوس به کار گرفته شده. این رابطه ولتاژ-بار است که توسط یک خازن غیر خطی ناحیه تهی مدل شده است. اتصالات بایاس معکوس فاکتور مهمی در ظرفیت‌های خازنی در مدارهای مجتمع دیجیتال می‌باشد. یک خازن ایده‌آل رابطه خطی بین ولتاژ و بار ذخیره شده در خود را دارد و در شکل (۶-۱ الف) نشان داده شده است. نمودار یک ناحیه تهی بایاس معکوس یا یک اتصال که از روابط (۷-۱) یا (۸-۱) بدست آمد، غیر خطی است و بصورت تقریبی در شکل (۶-۱ ب) نشان داده شده است. همانطور که در این شکل نشان داده شده است، در هر نقطه بایاس مورد نظر، خازن سیگنال-کوچک بصورت تانژانت نمودار  $Q-V$  در آن نقطه بایاس نشان داده شده. همچنین در این شکل نشان داده شده است که این امکان وجود دارد که خازن متوسط سیگنال بزرگ را تعریف کرد بطوری که نمودار کامل  $Q-V$  را تقریب بزند. برای یک اتصال بایاس معکوس، خازن سیگنال کوچک در ولتاژهای بایاس معکوس بزرگ، عموماً کوچکتر از خازن متوسط است. خازن سیگنال کوچک در ولتاژهای بایاس معکوس کوچک، عموماً بزرگتر از خازن متوسط است.



شکل ۶-۱. نمودار  $Q-V$  (الف) یک خازن ایدآل و (ب) یک اتصال بایاس معکوس.



برای تغییرات کوچک در ولتاژ اتصال بایاس معکوس، در محدوده ولتاژ بایاس، می‌توان یک خازن معادل سیگنال کوچک که با  $C_j$  نشان داده می‌شود را با مشتق‌گیری از رابطه (۷-۱) نسبت به  $V_R$  بدست آورد. بنابراین داریم:

$$C_j = \frac{dQ^+}{dV_R} = \left[ \frac{q k_S \epsilon_0}{2(\Phi_0 + V_R)} \frac{N_A N_D}{N_A + N_D} \right]^{1/2} = \frac{C_{j-0}}{\sqrt{1 + \left( \frac{V_R}{\Phi_0} \right)}} \quad (9-1)$$

بطوری که  $C_{j-0}$  خازن تهی در واحد سطح و در  $V_R = 0$  است و از رابطه (۱۰-۱) محاسبه می‌گردد.

$$C_{j-0} = \sqrt{\frac{q k_S \epsilon_0}{2\Phi_0} \frac{N_A N_D}{N_A + N_D}} \quad (10-1)$$

در مورد یک دیود یک طرفه که  $N_A \gg N_D$  داریم:

$$C_j = \left[ \frac{q k_S \epsilon_0 N_D}{2(\Phi_0 + V_R)} \right]^{1/2} = \frac{C_{j-0}}{\sqrt{1 + \left( \frac{V_R}{\Phi_0} \right)}} \quad (11-1)$$

که اکنون  $C_{j-0}$  از رابطه زیر محاسبه می‌گردد.

$$C_{j-0} = \sqrt{\frac{q k_S \epsilon_0 N_D}{2\Phi_0}} \quad (12-1)$$

بسیاری از خازن‌هایی که در مدارهای مجتمع با آنها مواجه می‌شویم، اتصالات یک طرفه هستند که سمت کمتر تغلیظ شده، زیرلایه<sup>۱</sup> است که گاهی اوقات چاه<sup>۲</sup> نیز نامیده می‌شود. سمت بیشتر تغلیظ شده اغلب به منظور برقراری اتصال با یک اتصال میانی فلزی است. از رابطه (۱۲-۱) دیدیم که برای این اتصالات یک طرفه، خازن اتصال تقریباً مستقل از میزان تغلیظ سمت بیشتر تغلیظ شده است و متناسب است با جذر میزان تغلیظ سمت بیشتر تغلیظ شده. از این رو، خازن‌های تهی کوچکتر از زیرلایه‌های کمتر تغلیظ شده حاصل می‌شوند. بنابراین داشتن زیرلایه‌های کمتر تغلیظ شده مطلوب‌تر است.

نهایتاً توجه داشته باشید که با ترکیب روابط (۷-۱) و (۱۰-۱) می‌توان معادله‌ای برای بارهای غیر متحرک در هر سمت اتصال بایاس معکوس شده بصورت زیر بیان نمود.

$$Q = 2C_{j-0}\Phi_0 \sqrt{1 + \frac{V_R}{\Phi_0}} \quad (13-1)$$

این معادله زمانی مفید است که شخص زمان شارژ (یا دشارژ) سیگنال بزرگ را برای یک دیود بایاس معکوس تخمین می‌زند.

1- Substrate  
2- Well

**مثال ۵-۱:** برای یک اتصال pn که دارای  $N_A = 10^{25}$  حفره بر مترمکعب و  $N_D = 10^{22}$  الکترون بر متر مکعب می‌باشد، برای یک دیود با مساحت  $10$  در  $10$  مایکرون، خازن تهی بایاس صفر چیست؟ خازن تهی آن برای ولتاژ بایاست معکوس  $3/3$  ولت چیست؟

**حل:** با استفاده از رابطه (۱۲-۱) داریم:

$$C_{j-o} = \sqrt{\frac{1/6 \times 10^{-19} \times 11/8 \times 8/854 \times 10^{-12} \times 10^{22}}{2 \times 0/9}} = 30.4/7 \mu F / m^2 \quad (14-1)$$

از آنجا که مساحت دیود  $100 \times 10^{-22} m^2$  می‌باشد، خازن کل بایاس صفر عبارت است از:

$$C_{T-j-o} = 100 \times 10^{-12} \times 30.4/7 \times 10^{-6} = 30/5 fF \quad (15-1)$$

در ولتاژ بایاس معکوس  $3/3$  ولت از رابطه (۱۱-۱) داریم.

$$C_{T-j} = \frac{30/5 fF}{\sqrt{1 + \left(\frac{3/3}{0/9}\right)}} = 14/1 fF \quad (16-1)$$

همان گونه که انتظار می‌رفت، هرچه عرض ناحیه تهی افزایش می‌یابد، خازن اتصال کاهش می‌یابد.

#### ۱-۱-۹-۱- اتصالات مدرج<sup>۱</sup>

در تمامی روابط فوق فرض بر این بوده است که اتصال ناگهانی<sup>۲</sup> داریم که تمرکز تغلیظ بطور ناگهانی از  $p$  به  $n$  و در طول یک مسیر کوچک تغییر می‌کند. هرچند برای بسیاری از مدارهای مجتمع می‌تواند تقریب خوبی به شمار آید اما همیشه صحیح نیست. برای مثال، اتصال کلکتور-بیس یک ترانزیستور دوقطبی اکثراً بصورت یک اتصال مدرج پیاده سازی می‌شود. در این حالت، در رابطه (۷-۱) توان  $\frac{1}{3}$  صحیح نخواهد بود و بهتر است از عددی نزدیک به ۱ یعنی حدود  $0/6$  یا  $0/7$  استفاده شود. از این رو برای اتصالات مدرج می‌توان رابطه (۷-۱) را بصورت زیر بازنویسی کرد. در این رابطه  $m$  ثابت است بین  $\frac{1}{3}$  تا

$$\frac{1}{2}$$

$$Q = \left[ \frac{q k_S \epsilon_0 (\Phi_0 + V_R) N_A N_D}{N_A + N_D} \right]^{1-m} \quad (17-1)$$

با مشتق‌گیری از (۱۷-۱) به منظور یافتن خازن تهی داریم:

$$C_j = (1-m) \left[ \frac{q k_S \epsilon_0 N_A N_D}{N_A + N_D} \right]^{1-m} \frac{1}{(\Phi_0 + V_R)^m} \quad (18-1)$$

1- Graded Junctions

2- Abrupt

این خازن تهی را می‌توان بصورت زیر بازنویسی کرد:

$$C_j = \frac{C_{j-0}}{\left[1 + \frac{V_R}{\Phi_0}\right]^m} \quad (19-1)$$

بطوری که

$$C_{j-0} = (1-m) \left[ \eta q k_S \epsilon_0 \frac{N_A N_D}{N_A + N_D} \right]^{1-m} \frac{1}{\Phi_0^m} \quad (20-1)$$

از (۱۹-۱) مشاهده می‌شود که اتصال مدرج، خازن تهی‌ای را نتیجه می‌دهد که در مقایسه با خازن معادل در اتصالات ناگهانی<sup>۱</sup>، کمتر به  $V_R$  وابسته است. به عبارت دیگر، از آنجا که  $m$  کمتر از ۰/۵ است، خازن تهی برای یک اتصال مدرج خطی‌تر است از یک اتصال ناگهانی. بنابراین، در یک اتصال مدرج افزایش ولتاژ بایاس معکوس در کاهش خازن تهی به اندازه‌ای که یک اتصال ناگهانی مؤثر است، تأثیر نخواهد گذاشت.

در نهایت، مشابه اتصال ناگهانی، می‌توان بار تهی را در هر سمت اتصال بصورت زیر بازنویسی کرد.

$$Q = \frac{C_{j-0}}{1-m} \Phi_0 \left(1 + \frac{V_R}{\Phi_0}\right)^{1-m} \quad (21-1)$$

**مثال ۱-۶:** مثال ۱-۵ را برای یک اتصال مدرج با  $m = 0/4$  تکرار کنید.

**حل:** با یادآوری مجدد  $N_A \gg N_D$  می‌توان رابطه (۲۰-۱) را بصورت زیر تخمین زد.

$$C_{j-0} = (1-m) [\eta q k_S \epsilon_0 N_D]^{1-m} \frac{1}{\Phi_0^m}$$

که نتیجه می‌دهد

$$C_{j-0} = 81/5 \mu\text{F} / \text{m}^2$$

بطوری که در مساحت دیود ۱۰ در ۱۰ مایکرون ضرب شود، می‌دهد:

$$C_{T-j-0} = 8/1 \text{ fF}$$

برای ولتاژ بایاس معکوس ۳/۳ ولت داریم:

$$C_{T-j} = \frac{8/1 \text{ fF}}{\left(1 + \frac{3/3}{0/9}\right)^{0/4}} = 4/4 \text{ fF}$$

توجه داشته باشید که در اتصالات مدرج، حتی برای کاهش اندکی در  $m$  خازن سیگنال کوچک می‌تواند به طور قابل ملاحظه‌ای کوچکتر باشد. این بدان معناست که مقادیر بدست آمده برای خازن‌های سیگنال کوچک از تحلیل‌ها می‌تواند بطور قابل ملاحظه‌ای خطا داشته باشد (به ویژه برای اتصالات مدرج).

## ۱-۹-۲- خازن اتصال سیگنال بزرگ

برای مدارهای دیجیتال، شاید یک پارامتر مناسب‌تر، خازن سیگنال بزرگ باشد. معادلات ارائه شده برای خازن‌های اتصال تا کنون، تنها برای تغییرات کوچک در ولتاژ بایاس معکوس معتبر هستند. این محدودیت در نتیجه این واقعیت است که  $C_j$  وابسته به اندازه ولتاژ بایاس معکوس است و مقدار ثابتی نیست. در نتیجه، به هنگام محاسبه زمان شارژ یا دشارژ، زمانی که تغییرات ولتاژ بزرگ باشد، در نظر گرفتن این خازن غیر خطی بسیار مشکل و زمان‌گیر است. تقریب مرسوم می‌گیرد که در هنگام تحلیلی پاسخ گذرا برای تغییرات بزرگ ولتاژ مورد استفاده قرار می‌گیرد این است که اندازه متوسطی برای خازن اتصال در نظر بگیریم و این کار با محاسبه خازن اتصال در دو مقدار نهایی ولتاژ بایاس معکوس صورت می‌پذیرد. متأسفانه ایرادی که این روش دارد این است که زمانی که دیود بایاس مستقیم است (با  $V_R \cong \Phi_0$ ) رابطه (۱۱-۱) به شدت به سمت بی‌نهایت می‌رود. به منظور غلبه بر این مشکل، می‌توان بار ذخیره شده در اتصال برای دو مقدار انتهایی ولتاژ به کار گرفته شده را با استفاده از (۱۳-۱) محاسبه نمود و سپس با استفاده از رابطه  $Q=CV$  خازن متوسط را با توجه به رابطه زیر محاسبه کرد، بطوری که  $V_1$  و  $V_2$  دو ولتاژ حدی هستند.

$$C_{j-av} = \frac{Q(V_2) - Q(V_1)}{V_2 - V_1} \quad (21-1)$$

از رابطه (۱۳-۱) برای یک اتصال مدرج با ولتاژ بایاس معکوس  $V_i$  داریم:

$$Q(V_i) = 2C_{j-0}\Phi_0 \sqrt{1 + \frac{V_i}{\Phi_0}} \quad (22-1)$$

بنابراین:

$$C_{j-av} = 2C_{j-0}\Phi_0 \frac{\left( \sqrt{1 + \left(\frac{V_2}{\Phi_0}\right)} - \sqrt{1 + \left(\frac{V_1}{\Phi_0}\right)} \right)}{V_2 - V_1} \quad (23-1)$$

مورد خاصی که با آن مواجه می‌شویم شارژ یک اتصال از  $0$  تا  $2/3$  ولت است. برای این حالت و با استفاده از مقدار  $\Phi_0 = 0.9$  بدست می‌آوریم:


$$C_{j-av} = 0.63 C_{j-0} \quad (24-1)$$

در مثال بعد مقایسه خوبی با شبیه‌سازی اسپایس ارائه خواهد شد. به منظور تخمین سریع زمان شارژ یک خازن اتصال از  $0$  تا  $2/3$  ولت (یا بر عکس) می‌توان از رابطه زیر استفاده نمود.

$$C_{j-av} \approx 0.6 C_{j-0} \quad \text{or} \quad C_{j-av} \approx \frac{2}{3} C_{j-0} \quad (25-1)$$

**مثال ۷-۱:** برای مدار نشان داده شده در شکل (۷-۱) که یک دیود بایاس معکوس شده از طریق یک مقاومت  $10$  کیلواهمی از  $0$  تا  $2/3$  ولت در حال شارژ شدن است، زمان لازم به منظور شارژ دیود از  $0$  تا  $2/3$  ولت را محاسبه نمایید. فرض کنید  $C_{j-0} = 0.2 \text{ ff} / \mu\text{m}^2$  و مساحت دیود برابر است با  $20$  در  $5$

مایکرون. نتایج خود را با نتایج حاصل از شبیه‌سازی با اسپایس مقایسه کنید. این مسئله را برای حالتی که دیود از  $3/3$  ولت تا  $1$  ولت در حال دشارژ شدن است تکرار کنید.



شکل ۷-۱. (الف) مداری مورد استفاده در مثال ۱-۶ و (ب) تخمین معادل RC آن.

**حل:** خازن کل سیگنال بزرگ اتصال در ولتاژ بایس صفر ولت از حاصلضرب  $\frac{0.2 \text{ fF}}{\mu\text{m}^2}$  در مساحت

اتصال و بصورت زیر بدست می‌آید:

$$C_{T-j-o} = 0.2 \times 10^{-15} \times 20 \times 5 = 0.02 \text{ pF}$$

با استفاده از رابطه (۱-۲۴) داریم:

$$C_{T-j-av} = 0.63 \times 0.02 = 0.012 \text{ pF}$$

که ثابت زمانی زیر را نتیجه می‌دهد:

$$\tau = RC_{T-j-av} = 0.12 \text{ ns}$$

چندان مشکل نیست که نشان دهیم زمانی که برای یک مدار مرتبه اول طول می‌کشد تا به مقدار ۷۰٪

نهایی خود صعود (یا نزول کند) مساوی است با  $0.1/2\tau$  در مورد این مدار داریم:

$$\Delta t_{70\%} = 1/2\tau = 0.16 \text{ ns}$$

برای بررسی صحت پاسخ بدست آمده برای مدار شکل (۱-۷ الف) می‌توان از شبیه‌سازی اسپایس به

عنوان مرجع استفاده نمود. کد اسپایس بدین منظور بصورت زیر است.

The Transient Response of Charging and Discharging a Diode

R 1 210k

D02 DMOD

\*

VIN 1 0 PULSE (03.30 10p 10p 0.99n 2.0n)

\*

.MODEL DMOD D(CJO=0.02E-12, PB=0.9)

\*

OPTION NOMaD POST INGOLD=2 NUMDGT=6 BRIEF

```
TRAN 0.01 n 2.0n
PRINTTRAN V(1) V(2)
END
```

اسپایس، زمان صعود از صفر به  $2/3$  ولت را  $0.16$  نانوثانیه و زمان نزول از  $2/3$  ولت به  $1$  ولت را  $0.13$  نانوثانیه محاسبه می‌نماید. تفاوت در مقادیر زمان صعود و نزول اسپایس با تحلیل دستی، در غیرخطی بودن خازن اتصال است. برای ولتاژهای بایاس کوچکتر، این تفاوت بیشتر از آن چیزی است که با استفاده از رابطه (۲۴-۱) محاسبه شد، در حالی که برای ولتاژهای بایاس بزرگتر، این تفاوت کوچکتر است. اگر از تقریب دقیقتری نسبت به رابطه (۲۳-۱) استفاده کنیم، برای زمان صعود از صفر ولت تا  $2/3$  ولت داریم:

$$C_{T-j-av} = 2 \times 0.02 \times \frac{0.9}{2/3} \left( \sqrt{1 + \frac{2/3}{0.9}} - 1 \right) = 0.14 \text{ pF}$$

همچنین برای زمان نزول داریم:

$$C_{T-j-av} = 2 \times 0.02 \times \frac{0.9}{1/0 - 3/3} \left( \sqrt{1 + \frac{1/0}{0.9}} - \sqrt{1 + \frac{3/3}{0.9}} \right) = 0.11 \text{ pF}$$

این تخمین‌های دقیق‌تر بدست می‌دهد:

$$\Delta t_{+v, \%} = 0.17 \text{ ns}$$

و

$$\Delta t_{-v, \%} = 0.13 \text{ ns}$$

که به مقادیر اسپایس نزدیک‌تر هستند. عموماً افزایش دقت رابطه (۲۳-۱) نسبت به (۲۴-۱) ارزش افزایش محاسبات اضافی را ندارد چرا که به ندرت می‌توان مساحت واقعی اتصال را با خطای کمتر از ۲۰٪ مطلع بود.

### ۱-۹-۲- اتصال‌های بایاس مستقیم


یک ولتاژ مثبت اعمال شده از سمت p به n یک دیود، میدان الکتریکی را که در برابر نفوذ حامل‌های آزاد در طول ناحیه تهی مخالفت می‌کند کاهش می‌دهد. این ولتاژ مثبت، همچنین عرض ناحیه تهی را نیز کاهش می‌دهد. اگر این ولتاژ بایاس مستقیم به حد کافی بزرگ باشد، نفوذ حامل‌ها در طول ناحیه تهی بر نفوذ نشستی<sup>۱</sup> که به علت پتانسیل موجود در ناحیه تهی است غلبه می‌کند و باعث جاری شدن جریان از آند به کاتد می‌شود. برای دیود سیلیکونی، در حدود ولتاژ بایاس مستقیم  $0.5$  ولت جریان قابل توجهی شروع به جاری شدن می‌کند. در مورد دیود نیمه هادی‌های ژرمانیوم و گالیم - آرسناید به ترتیب در ولتاژهای  $0.3$  و  $0.9$  ولت جریان، شروع به جاری شدن می‌کند.

هرگاه پتانسیل اتصال به حد کافی برای هدایت پایین آمد، حامل‌ها بر اثر گرادیان شدید در تمرکز حامل‌های متحرک، در امتداد اتصال نفوذ خواهند کرد. توجه داشته باشید که حامل‌های نفوذی از سمت

1- Drift

بیشتر تغلیظ شده به سمت کمتر تغلیظ شده، بیشتر از حامل‌های نفوذی از سمت کمتر تغلیظ شده به سمت بیشتر تغلیظ شده است. پس از آنکه حامل‌ها از ناحیه تهی عبور کردند، مطابق شکل (۸-۱) تمرکز بارهای اقلیت را در لبه ناحیه تهی افزایش خواهند داد. این حامل‌های اقلیت از سمت اتصال به سمت بدنه نفوذ خواهند کرد. هنگامی که نفوذ کنند، با حامل‌های اکثریت باز ترکیب خواهند شد که این مسئله میزان تمرکز آنها را کاهش خواهد داد. این گرادیان میزان تمرکز بارهای اکثریت است که باعث می‌شود بارهای دورتر به سمت اتصال برسند و دلیلی بر جاری شدن جریانی در نزدیکی اتصال است.

حامل‌های اکثریت که با حامل‌های اقلیت بازترکیب می‌شوند به دلیل وجود ولتاژ بایاس مستقیم، از اتصالات فلزی می‌آیند. این حامل‌های اکثریت از بدنه و اتصالات فلزی به سمت اتصال pn عبور می‌کنند و دلیل آن میدان الکتریکی موجود در بدنه است. این جریان را جریان نشستی می‌نامند و نتیجه آن، افت پتانسیل دو سر بدنه و به ویژه در سمت کمتر تغلیظ شده می‌باشد. مقادیر نوعی این افت ولتاژ در حدود ۵۰ میلی ولت الی ۰/۱ ولت می‌باشد که این مقدار به میزان تمرکز غلظت در سمت کمتر تغلیظ شده، فاصله از اتصالات فلزی تا اتصال pn و همچنین سطح مقطع عرضی اتصال دارد.



شکل ۸-۱. تمرکز حامل‌های اقلیت و جهت نفوذ حامل‌ها در نزدیکی یک اتصال بایاس مستقیم.

در ناحیه بایاس مستقیم، رابطه جریان-ولتاژ نمایی است و می‌توان آن را بصورت زیر نوشت:

$$I_D = I_S e^{V_D/V_T}$$

بطوری که  $V_D$  ولتاژ موجود در دو سر دیود است و داریم:

$$I_S \propto A_D \left( \frac{1}{N_A} + \frac{1}{N_D} \right)$$

پارامتر  $I_S$  را با عنوان جریان مقیاس<sup>۱</sup> می‌شناسند و مقدار آن متناسب است با سطح اتصال دیود ( $A_D$ ) و نسبت عکس دارد با میزان تمرکزهای تغلیظ.

## ۱-۲-۹-۱- خازن اتصال یک دیود بایاس مستقیم

زمانی که یک اتصال، از بایاس معکوس (با جریان اندکی در آن) به سمت بایاس مستقیم (با جریان قابل توجهی در آن) تغییر کند، باری که در نزدیکی و در امتداد اتصال ذخیره می‌شود، تغییر می‌کند. بخشی از تغییر در بار در اثر تغییر عرض ناحیه تهی است و بنابراین در اثر میزان بار غیر متحرک ذخیره شده در آن است. این تغییر بار را می‌توان مشابه زمانی که اتصال بایاس معکوس بود، با خازن تهی  $C_j$  مدل کرد. یک تغییر اضافی در بار ذخیره شده دیگر را نیز باید به حساب آورد و آن تغییر میزان تمرکز حامل‌های اقلیت نزدیک به اتصال مورد نیاز برای جریان نفوذی است. برای مثال، اگر جریان یک دیود بایاس مستقیم دو برابر شود، آنگاه شیب‌های بار ذخیره شده اقلیت در لبه‌های اتصال دیود دو برابر شود و این به نوبه خود باعث می‌شود که میزان بار ذخیره شده اقلیت دو برابر شود. این مؤلفه با خازن دیگری مدل می‌شود که به آن خازن نفوذی<sup>۱</sup> می‌گویند و با  $C_d$  نشان می‌دهند. خازن نفوذی را می‌توان از رابطه زیر محاسبه نمود بطوری که  $\tau_T$  زمان گذرای دیود است. عموماً  $\tau_T$  برای هر تکنولوژی، بطور مشخص داده می‌شود، بطوری که شخص می‌تواند با استفاده از آن، خازن نفوذی را محاسبه نماید. توجه داشته باشید که خازن نفوذی برای یک اتصال بایاس مستقیم، متناسب است با جریان دیود.

$$C_d = \tau_T \frac{I_D}{V_T}$$

خازن کل اتصال بایاس مستقیم عبارت است از حاصل جمع خازن نفوذی ( $C_d$ ) و خازن تهی ( $C_j$ ). از این رو خازن کل اتصال برابر است با:

$$C_T = C_d + C_j$$

برای اتصال بایاس مستقیم، خازن تهی ( $C_j$ ) را می‌توان با  $2C_{j0}$  تخمین زد. دقت این تقریب، چندان حیاتی نیست چراکه خازن نفوذی معمولاً بسیار بزرگتر از خازن تهی می‌باشد. در نهایت باید گفته شود که هنگامی که یک دیود برای مدت زمان کوتاهی قطع است، جریانی در جهت مخالف جاری خواهد شد تا زمانی که بار اقلیت حذف شود. این رفتار بطور قابل توجهی در دیودهای شاتکی کاهش یافته است چراکه در این دیودها بار اقلیت ذخیره نخواهد شد.

۱-۲-۳- دیودهای شاتکی<sup>۲</sup>


همان گونه که در شکل (۱-۹) نشان داده شده است، نوع دیگری از دیودها، دیودی است که در طراحی‌ها مورد استفاده قرار می‌گیرد و دارای اتصال فلز به ناحیه نیمه‌هادی کمتر تغلیظ شده (و نه به ناحیه بیشتر تغلیظ شده) می‌باشد. این نوع دیود را دیود شاتکی می‌نامند. توجه داشته باشید که آند آلومینیومی در تماس مستقیم با ناحیه کمتر تغلیظ شده  $n^-$  است. به دلیل اینکه ناحیه  $n^-$  نسبتاً کمتر تغلیظ شده است، عملکرد مدار متفاوت خواهد بود با زمانی که اتصال آلومینیوم با ناحیه  $n^+$  برقرار باشد

1- Diffusive Capacitance

2- Schottky Diodes



(در مورد کاتد). این مسئله باعث می‌شود که ناحیه تهی و در نتیجه یک دیود در محدوده بین آند آلومینیومی و ناحیه سیلیکنی  $n^-$  ایجاد گردد. مشخصات این دیود متفاوت است از یک اتصال pn معمولی. اول اینکه افت ولتاژ آن در هنگام بایاس مستقیم کوچکتر است. این افت ولتاژ وابسته است به نوع فلز به کار رفته که برای آلومینیوم در حدود ۰/۵ ولت است. مهم‌تر اینکه زمانی که دیود در بایاس مستقیم است ذخیره بار اقلیت در ناحیه کمتر تغلیظ شده  $n^+$  به شدت کاهش می‌یابد. از این رو مدل سیگنال کوچک یک دیود شاتکی بایاس مستقیم دارای خازن نفوذی مساوی با صفر است، یعنی  $C_d = 0$ . عدم حضور این خازن نفوذی باعث افزایش عملکرد دیود می‌شود. به ویژه در زمان خاموش شدن سریع تر عمل می‌کند، چراکه نیازی نیست که ابتدا بارهای اقلیت حذف شوند. بنابراین با ۰/۲ ولت می‌توان خازن تهی را دشارژ نمود. دیودهای شاتکی در مدارهای منطقی دوقطبی بطور گسترده مورد استفاده قرار گرفته‌اند. از این دیودها حتی در برخی مدارهای آنالوگ پرسرعت نیز استفاده شده است، به ویژه مدارهایی که از فناوری گالیم-آرسناید استفاده می‌کنند و نه فناوری سیلیکن.




شکل ۱-۹. نمایش مقطع عرضی یک دیود شاتکی.

### ۱-۱۰-۱- ترانزیستورهای دوقطبی


از نظر تاریخی، مدارهای مجتمع که بر بازار غلبه یافتند از ترانزیستورهای دوقطبی (BJT) استفاده می‌کردند. سپس در حدود اواخر دهه ۱۹۷۰ مدارهای مجتمع ساخته شده با استفاده از ترانزیستورهای MOS شروع به غلبه کردن کردند اما همچنان ترانزیستورهای دوقطبی در برخی کاربردهای با سرعت بالا مورد استفاده قرار می‌گرفتند. اخیراً درک عملکرد ترانزیستورهای دوقطبی در فناوری BiCMOS مهم تر است که در آن هر دو نوع ترانزیستورهای دوقطبی و MOS در یک تراشه مورد استفاده قرار می‌گیرد. ترانزیستورهای نوین سیلیکنی دوقطبی می‌توانند دارای بهره واحد فرکانسی در محدوده ۱۵ الی ۶۰ گیگاهرتز و یا بیشتر باشند که در مقایسه با بهره واحد فرکانسی ۱ الی ۸ گیگاهرتزی ترانزیستورهای MOS که با فناوری با دقت لیتوگرافی یکسان ساخته می‌شود، تفاوت قابل ملاحظه‌ای دارد. هرچند، ترانزیستورهای دوقطبی دارای ویژگی نامطلوبی است که عبارت است از اینکه زمانی که ترانزیستور در حال هدایت جریان است (برای ترانزیستور npn از کلکتور به امیتر و برای ترانزیستور pnp از امیتر به

کلکتور)، پایه کنترل (بیس) دارای جریان ورودی محدودی است. خوشبختانه در فرکانس‌های پایین، در یک ترانزیستور npn جریان بیس بسیار کمتر از جریان کلکتور به امیتر است (که می‌تواند یک صدم جریان کلکتور باشد). برای ترانزیستورهای pnp جانبی، جریان بیس می‌تواند یک بیستم جریان امیتر به کلکتور باشد. دیگر ایراد ترانزیستورهای دوقطبی این است که نسبت به ترانزیستورهای MOS و در دقت لیتوگرافی یکسان، سطح بیشتری از تراشه را اشغال می‌کنند. عموماً به منظور پیاده‌سازی مدارهای مجتمع دیجیتال دو قطبی از ترانزیستورهای دوقطبی npn استفاده می‌شود چراکه نوعاً ترانزیستورهای pnp بسیار کند هستند.


نمای مقطع عرضی یک ترانزیستور دوقطبی npn در شکل (۱-۱۰) نشان داده شده است. هرچند این ساختار به نظر کاملاً پیچیده می‌آید، اما تقریباً معادل ساختار نشان داده شده در شکل (۱-۱۱) است. برای یک ترانزیستور دوقطبی خوب، فاصله از ناحیه امیتر  $n^+$  تا ناحیه کلکتور  $n^-$  که عرض بیس ( $W$ ) است، باید کوچک و در حدود ۱ مایکرون و یا حتی کوچکتر باشد. همچنین، همانطور که خواهیم دید، لازم است که بیس نسبت به امیتر از سطح تغلیظ بالاتری برخوردار باشد. نمادهای مداری مورد استفاده به منظور نمایش ترانزیستورهای npn و pnp در شماتیک الکتریکی در شکل (۱-۱۲) نشان داده شده است.



شکل ۱-۱۰. نمای مقطع عرضی از یک ترانزیستور دوقطبی npn.



شکل ۱-۱۱. ساختار ساده شده یک ترانزیستور npn.




شکل ۱-۱۲. نمادهای بیانگر (الف) یک ترانزیستور دوقطبی npn، (ب) یک ترانزیستور pnp.

**نکته:** علامت فلش همواره بر روی پیوند بیس-امیتر قرار گرفته و جهت آن از ناخالصی نوع  $p$  به سمت ناخالصی نوع  $n$  می باشد. بنابراین با توجه به این نکته می توان از روی شکل مداری هر ترانزیستور به سادگی نوع  $npn$  و یا  $pnp$  بودن آن را تشخیص داد.

### ۱-۱۰-۱- پایه و اساس عملکرد

به منظور درک نحوه عملکرد ترانزیستورهای دوقطبی، یک ترانزیستور دوقطبی npn را که امیتر آن به زمین متصل و در شکل (۱-۱۳) نشان داده شده است در نظر می گیریم. اگر ولتاژ بیس ( $V_B$ ) کمتر از  $0.5V$  ولت باشد، ترانزیستور خاموش خواهد بود و هیچ جریانی عبور نخواهد کرد. خواهیم دید که زمانی که اتصال  $pn$  بیس-امیتر بایاس مستقیم می شود، مقداری جریان از بیس به امیتر شروع به جاری شدن می کند اما به دلیل اینکه عرض بیس کوچک است جریان بسیار بیشتری از کلکتور به امیتر جاری خواهد شد. از این رو ترانزیستور npn را می توان در فرکانس های پایین یک آمپلی فایر جریان در نظر گرفت. به عبارت دیگر، اگر ترانزیستور در ناحیه قطع نباشد و اتصال کلکتور-بیس بایاس معکوس باشد، جریان ضعیف بیس، جریان قوی کلکتور-امیتر را کنترل خواهد نمود. عملکرد ساده شده یک ترانزیستور npn بصورت زیر است:

هرگاه اتصال بیس-امیتر بایاس مستقیم شود، مانند هر اتصال بایاس مستقیم دیگری شروع به هدایت می کند.



شکل ۱-۱۳. مؤلفه های مختلف جریان در یک ترانزیستور npn.

جریان، شامل حامل‌های اکثریت از بیس (در این مورد، حفره‌ها) و حامل‌های اکثریت از امیتر (در این مورد، الکترون‌ها) است که در دو سر اتصال نفوذ می‌کنند. به دلیل این که امیتر نسبت به بیس بیشتر تغلیظ شده است، الکترون‌های بیشتری از امیتر نسبت به حفره‌های تزریقی از بیس، تزریق خواهد شد. با فرض اینکه ولتاژ کلکتور به حد کافی بزرگ باشد که اتصال کلکتور-بیس بایاس معکوس باشد، هیچ حفره‌ای از بیس به کلکتور نخواهد رفت.

هر چند الکترون‌هایی که از امیتر به بیس می‌روند و حامل‌های اقلیت نیستند به دلیل گرادیان غلظت حامل‌های اقلیت در ناحیه بیس در دو سر اتصال بیس-امیتر نفوذ خواهند کرد. هر یک از این الکترون‌های اقلیت که به اتصال کلکتور-بیس نزدیک می‌شود بلافاصله تحت تأثیر ولتاژ مثبت بزرگ کلکتور قرار خواهد گرفت که بارهای منفی الکترون را جذب می‌کند. در یک طراحی ترانزیستور دوقطبی مناسب، مانند آنچه که در شکل (۱-۱۰) نشان داده شده است، عرض عمودی بیس ( $W$ ) کوچک است و تقریباً تمامی الکترون‌هایی که از امیتر به بیس نفوذ می‌کنند به اتصال کلکتور-بیس خواهند رسید و از آن عبور خواهند کرد و بنابراین در جاری شدن جریان در کلکتور نقش خواهند داشت. نتیجه این خواهد بود که مقدار جریان کلکتور بسیار نزدیک است به جریان الکترون‌هایی که از امیتر به بیس می‌رود. مقدار جریان بسیار کوچک بیس بسیار نزدیک است با جریان ناشی از حفره‌هایی که از بیس به امیتر می‌روند. بنابراین جریان کل امیتر برابر است با جمع جریان‌های الکترون-کلکتور و جریان حفره-بیس اما از آنجا که جریان حفره‌ها بسیار کوچکتر از جریان الکترون‌هاست، جریان امیتر با تحمل خطای ۱ الی ۲ درصد، تقریباً مساوی است با جریان کلکتور.

از آنجا که جریان کلکتور تقریباً مساوی جریان الکترون‌هایی است که از امیتر به بیس می‌روند، و مقدار این جریان الکترونی با ولتاژ بیس-امیتر تعیین می‌گردد، می‌توان نشان داده که جریان کلکتور به صورت نمایی با ولتاژ بیس-امیتر رابطه دارد که در رابطه (۱-۲۵) نشان داده شده است. در این رابطه،  $I_{CS}$  جریان مقیاس است که مقدار آن متناسب است با مساحت اتصال بیس-امیتر. جریان بیس (که با جریان حفره‌ها از بیس به امیتر تعیین می‌گردد) نیز به صورت نمایی با ولتاژ بیس-امیتر در رابطه است که موجب می‌شود نسبت جریان کلکتور به جریان بیس به طور تقریبی عددی ثابت بوده و مستقل از جریان و ولتاژ. این نسبت را با  $\beta$  نشان می‌دهند و مقدار آن از رابطه (۱-۲۶) محاسبه می‌گردد که در آن برای ترانزیستوری که در ناحیه فعال است  $I_C$  و  $I_B$  به ترتیب جریان‌های کلکتور و بیس هستند. مقدار نوعی برای  $\beta$  بین ۵۰ تا ۲۰۰ می‌باشد.


$$I_C \cong I_{CS} e^{\frac{V_{BE}}{V_T}} \quad (۲۵-۱)$$

$$\beta \equiv \frac{I_C}{I_B} \quad (۲۶-۱)$$

توجه داشته باشید که معادله (۱-۲۵) بیان می‌کند که جریان کلکتور مستقل است از ولتاژ کلکتور. این مستقل بودن تقریبی است که اثرات مرتبه دوم را به ویژه، کاهش عرض مؤثر بیس ( $W$ ) که در هنگام افزایش ولتاژ بایاس کلکتور بر اثر افزایش عرض ناحیه تهی کلکتور-بیس رخ می‌دهد، در نظر نمی‌گیرد. به

منظور نمایش این نکته، رسم جریان کلکتور ( $I_C$ ) به عنوان تابعی از ولتاژ کلکتور-امیتر ( $V_{CE}$ ) و به ازاء مقادیر مختلفی از  $I_B$  برای یک ترانزیستور واقعی در شکل (۱۴-۱) نشان داده شده است. این حقیقت که نمودارها به ازاء  $V_{CE} > V_{CE-sat}$  کاملاً افقی نمی باشد، بیانگر عدم استقلال  $I_C$  از  $V_{CE}$  می باشد. در واقع با یک تقریب مناسب، این وابستگی تقریباً خطی است و با شیبی که محور  $V_{CE}$  را به ازاء تمامی مقادیر  $I_B$  و در نقطه  $V_{CE} = -V_A$  قطع می کند. مقدار ولتاژ قطع شده ( $V_A$ ) معمولاً برای ترانزیستورهای دوقطبی ولتاژ ارلی<sup>۱</sup> نامیده می شود و مقدار نوعی آن در حدود ۵۰ الی ۱۰۰ ولت می باشد. این وابستگی موجب یک امپدانس خروجی بی نهایت (در یک ترانزیستور MOS) می شود و می توان مقدار تقریبی آن را از رابطه (۲۵-۱) محاسبه نمود که به صورت رابطه (۲۷-۱) است.

$$C \cong I_{CS} e^{\frac{V_{BE}}{V_T}} \left( 1 + \frac{V_{CE}}{V_A} \right) \quad (27-1)$$



شکل ۱۴-۱. رسم نمودار  $I_C$  بر حسب  $V_{CE}$  برای یک ترانزیستور دوقطبی.

### ۲-۱۰-۱- مدل سازی سیگنال بزرگ

یک ترانزیستور دوقطبی در حال هدایت که دارای  $V_{CE}$  بیشتر از  $V_{CE-sat}$  (که تقریباً برابر است با ۰.۳ ولت) باشد اصطلاحاً در ناحیه فعال<sup>۲</sup> می باشد. چنین ولتاژ کلکتور-امیتری لازم است تا اطمینان حاصل شود که هیچ حفره‌ای از بیس به کلکتور نخواهد رفت. مدل سیگنال بزرگ یک ترانزیستور دوقطبی که در

این ناحیه می باشد در شکل (۱۵-۱) نشان داده شده است. از آنجا که می دانیم  $I_B = \frac{I_C}{\beta}$ ، داریم:

$$I_B = \frac{I_{CS}}{\beta} e^{\frac{V_{BE}}{V_T}} = I_{BS} e^{\frac{V_{BE}}{V_T}} \quad (28-1)$$


1- Early Voltage  
2- Active Region

که شبیه به معادله دیود است اما در ثابت  $\frac{I_{CS}}{\beta} = I_{BS}$  ضرب شده است. از آنجا که  $I_E = I_B + I_C$  رابطه (۲۹-۱) و یا به طور معادل، رابطه (۳۰-۱) را داریم که  $\alpha$  در رابطه (۳۰-۱) بصورت رابطه (۳۱-۱) تعریف می‌شود.

$$I_E = I_{CS} \left( \frac{\beta + 1}{\beta} \right) e^{\frac{V_{BE}}{V_T}} = I_{ES} e^{\frac{V_{BE}}{V_T}} \quad (29-1)$$

$$I_C = \alpha I_E \quad (30-1)$$

$$\alpha = \frac{\beta}{\beta + 1} \cong 1 - \frac{1}{\beta} \cong 1 \quad (31-1)$$




شکل ۱-۱۵. یک مدل سیگنال بزرگ برای ترانزیستورهای دوقطبی در ناحیه فعال.

اگر اثر  $V_{CE}$  بر روی تراشه در مدل ارائه شده لحاظ شود، منبع کنترل شونده با جریان  $\beta I_B$  را باید با منبع جریان رابطه (۳۲-۱) تعویض نمود که در آن  $V_A$  ولتاژ ثابت ارلی می‌باشد. این مدل اضافی با امپدانس خروجی محدود معمولاً به دلیل پیچیدگی‌های محاسباتی در تحلیل سیگنال بزرگ و بدون استفاده از کامپیوتر مورد استفاده قرار نمی‌گیرد.

هرچه ولتاژ کلکتور-امیتر به  $V_{CE-sat}$  (که معمولاً حدود  $0.2$  الی  $0.3$  ولت است) نزدیک‌تر شود، اتصال بیس-کلکتور بایاس مستقیم می‌شود و حفره‌ها از ناحیه بیس شروع به نفوذ در کلکتور می‌کنند. مدل مرسوم برای این حالت، یعنی زمانی که ترانزیستور در ناحیه اشباع<sup>۱</sup> است، در شکل (۱۶-۱) نشان داده شده است. باید متذکر شویم که مقدار  $V_{CE-sat}$  به ازاء مقادیر جریان کلکتور کوچکتر، کاهش خواهد یافت.

$$I_C = \beta I_B \left( 1 + \frac{V_{CE}}{V_A} \right) \quad (32-1)$$



شکل ۱-۱۶. یک مدل سیگنال بزرگ برای ترانزیستورهای دوقطبی در ناحیه اشباع.

### ۱-۱۰-۳- بار ذخیره شده در بیس ترانزیستوری که در ناحیه فعال است

زمانی که یک ترانزیستور در ناحیه فعال است، بسیاری از حامل‌های اقلیت در ناحیه بیس (الکترون‌های  $n$  در بیس  $p$  یک ترانزیستور  $npn$ ) ذخیره می‌شود. یادآور می‌شویم که این حامل‌های اقلیت در  $I_C$  وجود دارند و از این‌رو قبل از آنکه ترانزیستور بتواند خاموش شود این بار باید (از طریق اتصال بیس) تخلیه شود. مانند یک دیود بایاس مستقیم، این بار را می‌توان به صورت یک خازن نفوذی ( $C_d$ ) بین بیس و امیتر مدل سازی نمود و از رابطه (۱-۳۳) محاسبه می‌گردد که در آن ثابت زمانی بیس-امیتر است. از این رو مشاهده می‌شود که خازن نفوذی با  $I_C$  رابطه مستقیم دارد. خازن کل بیس-امیتر ( $C_{be}$ ) شامل خازن تهی بیس-امیتر ( $C_j$ ) می‌باشد که با  $C_d$  موازی است. معمولاً تا زمانی که جریان ترانزیستور کوچک باشد،  $C_j$  بسیار کوچکتر از  $C_d$  است و می‌توان از آن صرف نظر نمود.

$$C_d = \tau_b \frac{I_C}{V_T} \quad (1-33)$$

### ۱-۱۰-۴- بار ذخیره شده در بیس ترانزیستوری که در ناحیه اشباع است

زمانی که یک ترانزیستور به ناحیه اشباع می‌رود، بار ذخیره شده اقلیت در بیس و حتی بیشتر از آن، در ناحیه با غلظت کمتر کلکتور به شدت افزایش می‌یابد. مؤلفه اصلی این بار ذخیره شده بر اثر حفره‌های نفوذی بیس از طریق اتصال کلکتور است و از طریق ناحیه ناحیه کمتر تغلیظ شده  $n^-$  کلکتور همبافته به سمت ناحیه  $n^+$  کلکتور ادامه مسیر می‌دهد. ناحیه  $n^-$  همبافته بدین دلیل نام گرفته است که به صورت همبافته در ناحیه  $p$  رشد یافته است. اکثر بار در این ناحیه ذخیره می‌شود. بارهای ذخیره شده دیگر، ناشی از الکترون‌هایی است که از کلکتور نفوذ کرده‌اند و در بیس ذخیره شده‌اند اما این بار معمولاً کوچکتر است. مقدار این بار اضافی ذخیره شده در ترانزیستوری که در ناحیه اشباع است از رابطه (۱-۳۴) محاسبه می‌گردد که جریان بیس غالب<sup>۱</sup> که بصورت  $\frac{I_B - I_C}{\beta}$  تعریف می‌شود، تقریباً مساوی است با جریان

1- Base Overdrive Current

حفره‌های از بیس به کلکتور. معمولاً در ناحیه اشباع داریم  $I_B \gg \frac{I_C}{\beta}$  و می‌توان رابطه (۳۴-۱) را با رابطه (۳۵-۱) تقریب زد.

$$Q_S = \tau_S \left( I_B - \frac{I_C}{\beta} \right) \quad (34-1)$$

$$Q_S \cong \tau_S I_B \quad (35-1)$$

ثابت  $\tau_S$  تقریباً برابر است با ثابت دیگری که به ثابت زمان گذر ناحیه همبافت<sup>۱</sup> ( $\tau_E$ ) معروف است (البته با صرف نظر از الکترون‌های ذخیره شده در بیس که از کلکتور نفوذ کرده‌اند). از آنجا که ناحیه همبافته عریض‌تر از بیس است، ثابت  $\tau_S$  معمولاً بزرگتر است از ثابت زمانی بیس ( $\tau_b$ ) (در حدود دو برابر). مقدار ویژه  $\tau_S$  در فناوری‌های مختلف از طریق آزمایش بدست می‌آید.

هرگاه یک ترانزیستور اشباع شده خاموش می‌شود، ابتدا جریان بیس معکوس می‌گردد. هرچند قبل از این که جریان کلکتور تغییر کند بار اشباع  $Q_S$  باید برداشته شود. پس از این که  $Q_S$  برداشته شد، بار حد اقل بیس ( $Q_b$ ) برداشته خواهد شد. در حین این زمان، جریان کلکتور تا زمانی که ترانزیستور خاموش شود، کاهش خواهد یافت. معمولاً زمان برداشته شدن  $Q_S$  بسیار بیشتر از زمان برداشته شدن بار کل است.

اگر زمان مورد نیاز برای حذف بار بیس اشباع ( $t_s$ ) بسیار کوچکتر از زمان گذرای ناحیه همبافته ( $\tau_E$ ) باشد، آنگاه می‌توان عبارتی برای زمان لازم به منظور حذف بار اشباع را محاسبه نمود. اگر جریان معکوس بیس (زمانی که بار اشباع در حال حذف شدن است) با  $I_{BR}$  نشان دهیم، در هنگام حذف  $Q_S$ ، این مقدار ثابت باقی خواهد ماند و بنابراین رابطه (۳۶-۱) صادق است به طوری که  $\tau_S \approx \tau_E$ .

$$t_s \cong \frac{Q_S}{I_{BR}} \cong \frac{\tau_S \left[ I_B - \left( \frac{I_C}{\beta} \right) \right]}{I_{BR}} \cong \tau_S \frac{I_B}{I_{BR}} \quad (36-1)$$

معمولاً جریان بایاس مستقیم در حالت اشباع ( $I_B$ )، بسیار کوچکتر از جریان بیس معکوس در هنگام حذف بار اشباع  $I_{BR}$  خواهد بود. اگر این گونه نباشد، آنگاه فرض اولیه ما که  $t_s \ll \tau_E \approx t_s$  بوده، صحیح نبوده است. در این حالت، زمان خاموش شدن ترانزیستور دوقطبی آن قدر کند خواهد بود که در بسیاری از کاربردهای دیجیتالی غیر قابل استفاده شود. با این وجود، زمان خاموش شدن در این حالت که  $\tau_S$  بسیار کوچکتر از  $\tau_E$  نیست از رابطه (۳۷-۱) محاسبه می‌گردد.

$$t_s = \tau_S \ln \left( \frac{I_{BR} + I_B}{I_{BR} + \frac{I_C}{\beta}} \right) \quad (37-1)$$

خواننده محترم باید تحقیق کند که برای  $I_B \gg I_{BR}$  و  $\frac{I_C}{\beta}$  رابطه (۳۷-۱) تقریباً معادل رابطه

ساده‌تر (۳۶-۱) است (مسئله ۹-۱ در انتهای فصل).



در هر دو مورد بررسی شده، زمان لازم به منظور حذف بار ذخیره شده در یک ترانزیستور اشباع بسیار بیشتر از زمان لازم برای خاموش شدن ترانزیستور در ناحیه فعال می‌باشد. در طراحی‌های نوین مدارهای میکرو و نانو الکترونیک که در آن‌ها از ترانزیستورهای دوقطبی استفاده می‌شود، به ترانزیستورها اجازه رفتن به ناحیه اشباع داده نمی‌شود تا از این طریق از زمان طولانی قطع آن جلوگیری به عمل آید.

**مثال ۱-۸:** به ازاء  $\tau_b = 0.2 \text{ ns}$ ،  $\tau_S = 100 \text{ ns}$  (که مقدار کوچکی برای  $\tau_S$  می‌باشد)،  $I_B = 0.2 \text{ mA}$ ،  $I_C = 1 \text{ mA}$ ،  $\beta = 100$  و  $I_{BR} = 1 \text{ mA}$  زمان لازم برای حذف بار اشباع بیس را با استفاده از رابطه (۱-۳۶) محاسبه کنید و مقدار آن را با زمان بدست آمده از رابطه (۱-۳۷) که دقیق‌تر است مقایسه نمایید. این مقایسه را در مورد زمان لازم برای حذف بار اقلیت بیس برای مقدار یکسان  $I_{BR}$  نیز انجام دهید.

**حل:** با استفاده از رابطه (۱-۳۶) داریم:

$$t_S = \frac{10^{-7}(2 \times 10^{-4})}{10^{-3}} = 20 \text{ ns}$$

و با استفاده از رابطه (۱-۳۷) داریم:

$$t_S = 10^{-7} \ln \left[ \frac{10^{-3} + 2 \times 10^{-4}}{10^{-3} + \frac{10^{-3}}{100}} \right] = 17.2 \text{ ns}$$

که این مقادیر تقریباً نزدیک به یکدیگر هستند. اکنون زمان لازم برای حذف  $Q_b$  بصورت زیر محاسبه می‌گردد که تقریباً ۱۰۰ برابر کوچکتر است.


$$t_A = \frac{Q_b}{I_{BR}} = \frac{\tau_b I_C}{I_{BR}} = 0.2 \text{ ns}$$

### ۱-۱۰-۵- مدل‌سازی سیگنال کوچک

مدل‌سازی سیگنال کوچک ترانزیستورهای دوقطبی بطور خلاصه در این بخش ارائه می‌گردد. مشهورترین مدل سیگنال کوچک، مدل‌هایبیرید-پی<sup>۱</sup> است. این مورد بسیار شبیه مدل سیگنال کوچک مورد استفاده در ترانزیستورهای MOS می‌باشد به استثنای اینکه در این جا یک امیدانس متناهی بیس-امیتر ( $r_\pi$ ) وجود دارد و خازن امیتر-بدنه‌ای وجود ندارد. مدل‌هایبیرید-پی در شکل (۱-۱۷) نشان داده شده است. ابتدا مؤلفه‌های dc را شرح می‌دهیم که عبارتند از رسانایی متقابل<sup>۲</sup> ( $g_m$ ) و مقاومت‌ها و سپس خازن‌های پارازیتیک شرح داده خواهند شد.

1- Hybrid-  $\pi$  Model

2- Transconductance



شکل ۱-۱۷. مدل سیگنال کوچک یک ترانزیستور دوقطبی.

شاید رسانایی متقابل ترانزیستور ( $g_m$ ) مهم‌ترین پارامتر مدل سیگنال کوچک باشد و از رابطه (۳۸-۱) محاسبه می‌گردد که در آن مقدار  $V_T$  از رابطه (۳۹-۱) محاسبه می‌گردد.

$$g_m = \frac{I_C}{V_T} \quad (38-1)$$

$$V_T = \frac{kT}{q} \cong 26 \text{ mV} \text{ در } T = 300^\circ \text{ k} \quad (39-1)$$

حضور مقاومت  $r_\pi$  بیان‌گر این حقیقت است که جریان متناهی بیس وجود دارد. داریم:

$$\pi = \frac{V_T}{I_B}$$

یا به طور معادل:

$$r_\pi = \beta \frac{V_T}{I_C} = \frac{\beta}{g_m}$$

مقاومت  $r_o$  وابستگی جریان کلکتور را به ولتاژ کلکتور-امیتر نشان می‌دهد که با جریان کلکتور نسبت عکس دارد. مقاومت  $r_o$  در مدارهای منطقی دوقطبی اهمیت چندانی ندارد.

$$r_o = \frac{V_A}{I_C}$$

مقاومت  $r_b$  مقاومت ماده نیمه‌هادی بین اتصال بیس و ناحیه مؤثر بیس که با ماده p نسبتاً کم تغلیظ شده (در شکل (۱-۱۰)) را مدل می‌کند. این مقاومت، هرچند کوچک است و در حدود ۲۰۰ الی ۵۰۰ اهم است اما می‌تواند در محدود کردن سرعت گیت‌های منطقی دوقطبی بسیار مهم باشد.

عملکرد یک ترانزیستور دوقطبی در فرکانس‌های بالا محدود است به خازن‌های مدل سیگنال کوچک که اخیراً با یکی از این خازن‌ها یعنی  $C_{be}$  در بخش قبل مواجه شدیم. رابطه (۴۰-۱) را داریم که در آن  $C_j$  خازن تهی اتصال بیس-امیتر است. برای یک اتصال بایاس مستقیم می‌توان مقدار  $C_j$  را به طور تقریبی از رابطه (۴۱-۱) محاسبه نمود.

$$C_{be} = C_j + C_d \quad (40-1)$$

$$C_j \cong 2A_E C_{je0} \quad (41-1)$$

خازن نفوذ  $C_d$  از رابطه (۴۲-۱) محاسبه می‌گردد و خازن  $C_{ab}$  خازن تهی اتصال کلکتور-بیس را مدل می‌کند.

$$C_d = \tau_b \frac{I_C}{V_T} = g_m \tau_b \quad (42-1)$$

### مسائل فصل

**مسئله ۱-۱:** میزان تراکم الکترون‌ها و حفره‌ها را در سیلیکونی که با آرسنیک با میزان غلظت  $1.0^{25} \text{atoms/m}^3$  در دمای  $22^\circ\text{C}$  بیشتر از دمای اتاق ترکیب شده است تخمین بزنید. ماده حاصل از نوع  $n$  است یا  $p$ ؟

#### حل:

آرسنیک در لایه آخر والانس خود پنج الکترون دارد بنابراین دهنده الکترون است. پس ماده حاصل از نوع  $n$  خواهد بود. بنابراین  $N_D = 1.0^{25} \text{atoms/m}^3$ .  
دمای اتاق  $300$  کلوین است. داریم  $T = 300^\circ\text{K} + 273^\circ\text{K}$  (میزان تغییرات افزایش دما در واحد سانتیگراد برابر است با میزان تغییرات افزایش دما در واحد کلوین).

$$n_n = N_D \quad n: \text{حامل‌های منفی نوع } n$$

$$p_n = \frac{n_i^2}{N_D} \quad n: \text{حامل‌های مثبت نوع } n$$

که  $n_i$  تمرکز حامل‌ها در سیلیکون خالص می‌باشد.

$$n_i = 1/5 \times 10^{16} \text{ carriers/m}^3$$

بنابراین در دمای اتاق داریم:

$$n_n = 1.0^{25} \text{ carriers/m}^3$$

و

$$p_n = \frac{(1/5 \times 10^{16})^2}{1.0^{25}} = \frac{2/25 \times 10^{32}}{1.0^{25}} = 2/25 \times 10^7 \text{ carriers/m}^3$$

توجه کنید که تعداد حامل‌ها تقریباً بازا هر  $11^\circ\text{C}$  افزایش دما دو برابر می‌شود:

$$22 = 11 + 11 \Rightarrow n_n = 2 \times 2 \times 10^{25} = 4 \times 10^{25} \text{ carriers/m}^3$$

$$p_n = 2 \times 2 \times 2 / 25 \times 10^7 = 9 \times 10^7 \text{ carriers/m}^3$$

**مسئله ۱-۲:** برای اتصال  $pn$  مثال ۲-۳ در کتاب آیا زمانی که دما  $11^\circ\text{C}$  بیشتر از دمای اتاق افزایش یابد،  $\Phi_0$  (built-in potential) افزایش می‌یابد یا کاهش؟

**حل:** داریم  $\Phi_0 = V_T \times \ln\left(\frac{N_A \times N_D}{n_i^2}\right)$  و  $V_T = \frac{kT}{q}$  که  $k = 1/38 \times 10^{-23} \frac{j}{k}$  ثابت بولتزمن

و  $T = 300^\circ k$  دمای اتاق و  $q = 1/602 \times 10^{-19} C$  بار الکترون است. با استفاده از داده‌های مسئله در دمای اتاق داریم  $V_T = 26 mV$  بنابراین:

$$T = 300^\circ k + 11^\circ k = 311^\circ k \Rightarrow V_T = \frac{1/38 \times 10^{-23} \times 311}{1/602 \times 10^{-19}} = 26/8 mV$$

بنابراین  $V_T$  با افزایش دما افزایش می‌یابد. در مورد نسبت  $\left(\frac{N_D \times N_D}{n_i^2}\right)$  با افزایش  $11^\circ C$  داریم:

$$\frac{(2 \times N_A)(2 \times N_D)}{(2 \times n_i)^2} = \frac{2 \times 2 \times N_A \times N_D}{4 n_i^2} = \frac{N_A \times N_D}{n_i^2}$$

بنابراین این نسبت با افزایش دما ثابت خواهد ماند. در نهایت اتصال pn به دلیل افزایش  $V_T$  با افزایش دما افزایش می‌یابد.

**مسئله ۳-۱:** میزان بار الکتریکی در واحد  $\mu m^2$  را در هر دو ناحیه n و p اتصال pn مسئله ۱-۲ فوق محاسبه کنید. ولتاژ بایاس معکوس ۵V است. چه مقدار بار در دیود  $10 \times 10 \mu m$  ممکن است وجود داشته باشد؟

$$N_A = 1.25 \frac{\text{holes}}{m^3}$$

**حل:**

$$N_D = 1.22 \frac{\text{electrons}}{m^3}$$

توجه کنید که عرض ناحیه تهی در ناحیه کم تزریق شده  $1000 \mu m$  بار بزرگتر از ناحیه بیشتر تزریق شده p است. با استفاده از رابطه زیر و همچنین  $N_A \gg N_D$  داریم:

$$Q^- = Q^+ = \left[ (2 \times q \times ks \times \epsilon_0) (\Phi_0 + V_R) N_D \right]^{1/2}$$

که در آن

$$q = 1/6 \times 10^{-19} C, ks = 11/8, \epsilon_0 = 8/854 \times 10^{-12}, \Phi_0 = 0/88, V_R = 5$$

$$\Rightarrow Q^- = Q^+ = \left[ (2 \times 1/6 \times 10^{-19} \times 11/8 \times 8/854 \times 10^{-12}) (0/88 + 5) 1.22 \right]^{1/2}$$

$$= 1/4 \times 10^{-3} \frac{C}{\mu m^2}$$

این میزان بار الکتریکی در ناحیه تهی برای این مقادیر زیر از  $X_n, X_p$  ذخیره شده است:


$$X_n = \left[ \frac{(2 \times ks \times \epsilon_0) (\Phi_0 + V_R)}{q \times N_D} \right]^{1/2} = \left[ \frac{2 \times 11/8 \times 8/854 \times 10^{-12} \times (0/88 + 5)}{1/602 \times 10^{-19} \times 1.22} \right]^{1/2}$$

$$X_p = \frac{X_n}{\left(\frac{N_A}{N_D}\right)} = \frac{0.187}{\left(\frac{10^{25}}{10^{22}}\right)} = 0.187 \text{ nm}$$

برای دیود با ابعاد  $10 \mu\text{m} \times 10 \mu\text{m}$  داریم:

$$Q = 10 \times 10 \times Q^+ = 100 \times 1/4 \times 10^{-3} = 0.14 \frac{\text{C}}{\mu\text{m}^2}$$

**مسئله ۴-۱:** در یک دیود سیلیکون  $\tau_t = 12 \text{ ps}$  و  $C_{j0} = 15 \text{ fF}$  است. این دیود با یک مقاومت



$4/3 \text{ k}\Omega$  که بین کاتد دیود و سیگنال ورودی قرار گرفته است به صورت زیر بایاس شده است. ولتاژ اولیه  $5 \text{ V}$  می‌باشد و در زمان صفر، مقدار صفر می‌گیرد. مدت زمانی که طول می‌کشد تا ولتاژ خروجی از  $5 \text{ V}$  به  $1/5 \text{ V}$  برسد (یعنی همان  $20\%$   $\Delta_{t-}$ ) را حساب کنید. این مسئله را برای زمانی که ولتاژ ورودی از صفر به  $5 \text{ V}$  تغییر می‌کند و ولتاژ خروجی از صفر به  $3/5 \text{ V}$  می‌رسد تکرار کنید.

$$\tau_t = 12 \text{ ps}$$

$$C_{j0} = 15 \text{ fF}$$

$$R = 4/3 \text{ k}\Omega$$

**حل:**

در بایاس معکوس:

$$\Delta_{t-20\%} = R \times C_{T-j-av} \times \text{Ln} \left( \frac{0-1/5}{0-15} \right)$$

$$\Rightarrow \Delta_{t-20\%} = \tau_t \times 1/2 = 14/4 \text{ ps}$$

$$\Delta_{t+20\%} = R \times C_{T-j-av} \times \text{Ln} \left( \frac{5-0}{5-3/5} \right) = 12 \times 1/2 = 14/4 \text{ ps}$$

**مسئله ۵-۱:** پاسخ‌های خود را که از مسئله ۴-۱ بدست آورده اید با شبیه سازی در SPICE مقایسه


کنید.

$$\Delta_{t-20\%} = 1/0.842 \text{ ns}$$

**حل:** با استفاده از SPICE بدست می‌آوریم:

**مسئله ۶-۱:** یک دیود سیلیکونی  $\tau_t = 12 \text{ ps}$  و  $C_{j0} = 15 \text{ fF}$  دارد. این دیود با یک مقاومت

$4/3 \text{ k}\Omega$  که بین آند دیود و سیگنال ورودی قرار گرفته است به صورت زیر بایاس شده است. ولتاژ اولیه  $5 \text{ V}$  می‌باشد و در زمان صفر، مقدار صفر می‌گیرد. مدت زمانی را که طول می‌کشد که دیود هدایت را قطع کند تخمین بزنید. برای دیود شاتکی که به همان مقدار  $C_{j0}$  دارد این زمان را بدست آورید. توجه کنید که دیود شاتکی در بایاس مستقیم هیچ ظرفیت خازنی در زمان ذخیره بارهای اقلیت ندارد. تمام خازن‌ها در مدل سیگنال کوچک در نتیجه خازن depletion یا تهی است.



**حل:** در بایاس مستقیم:

$$\tau_t = 12 \text{ps}$$

$$C_{j-0} = 15 \text{fF}$$

$$C_T = C_d + C_j$$

به طوری که  $C_T$  خازن کل ( $C_{\text{Total}}$ ) و  $C_d$  خازن نفوذ ( $C_{\text{diffusion}}$ ) و  $C_j$  خازن اتصال ( $C_{\text{junction}}$ ) می‌باشند.

$$C_d = \tau_t \times \frac{I_D}{V_T}$$

که  $V_T = 26 \text{mV}$  در دمای اتاق است.

$$I_D = I_S \times e^{\frac{V_D}{V_T}}$$

$$I_S = A_D \times \left( \frac{1}{N_A} + \frac{1}{N_D} \right)$$

$$C_j \approx 2 \times C_{j-0}$$

$$\Delta_t = \frac{C_T}{I_D} \times \Delta_v = \frac{C_T \times (\Delta - 0)}{I_D}$$

$$V_{in} = \Delta v \Rightarrow$$

$$\Delta v = 4/3 \text{ k}\Omega \times I_D \Rightarrow I_D = \frac{\Delta v}{4/3 \text{ k}\Omega} = 1/16 \text{ mA}$$

$$16 \text{ mA}$$

$$\Rightarrow C_d = 12 \text{ps} \times \frac{1/16 \text{ mA}}{26 \text{ mV}} = 0.54 \text{ pF}$$

$$C_j = 2 \times 15 \text{ fF} = 30 \text{ fF}$$

$$\Rightarrow C_T = C_d + C_j = 0.54 \text{ pF} + 30 \text{ fF} = 0.57 \text{ pF}$$

$$\Rightarrow \Delta_{t-1\%} = 1/2 \times 4/3 \text{ k}\Omega \times 0.57 \text{ pF} = 2/95 \text{ nS}$$

برای دیود شاتکی داریم:

$$C_T = C_j = 2 \times C_{j-0}$$

$$\Rightarrow C_T = 30 \text{ fF}$$

$$\Rightarrow \Delta_{t-1\%} = 1/2 \times 4/3 \text{ k}\Omega \times 30 \text{ fF} = 154 / \text{ps}$$

مسئله ۱-۷: پاسخ‌های خود را که از مسئله ۱-۶ بدست آورده اید با شبیه سازی در SPICE مقایسه کنید.

**حل:** با استفاده از SPICE زمان لازم برای اینکه دیود هدایت را قطع کند  $1/347 \mu s$  به دست می‌آید.

مسئله ۱-۸: برای یک ترانزیستور npn که دارای  $I_C = 0.1 \text{ mA}$  می‌باشد، پارامترهای  $g_m, r_p, r_e, r_o, g_m r_o$  را بدست آورید.

$$I_C = 0.1 \text{ mA}$$

**حل:**

$$\beta = 100$$

$$V_A = 80 \text{ V}$$

$$g_m = \frac{I_C}{V_T}$$

در دمای اتاق ( $300^\circ \text{K}$ ) داریم:

$$V_T = \frac{kT}{q} \cong 26 \text{ mV}$$

$$\Rightarrow g_m = \frac{0.1 \text{ mA}}{26 \text{ mV}} = 3.85 \times 10^{-3} \Omega^{-1}$$

$$r_\pi = \frac{V_T}{I_B}$$

$$\Rightarrow r_\pi = \frac{\beta}{I_C} \times V_T = \frac{\beta}{g_m} = \frac{100}{3.85 \times 10^{-3} \Omega^{-1}} = 27/93 \text{ k}\Omega$$

$$r_e = \frac{d(V_{BE})}{dI_E} = \frac{\alpha}{g_m}$$

که از رابطه

$$\alpha = \frac{\beta}{\beta + 1}$$

$$r_e = \frac{\frac{100}{101}}{3.85 \times 10^{-3} \Omega^{-1}} = 257/16 \Omega$$

$$r_o = \frac{V_A}{I_C} = \frac{80 \text{ V}}{0.1 \text{ mA}} = 800 \text{ k}\Omega$$

ماکزیم بهره ممکن که شخص می‌تواند با یک ترانزیستور تقویت کننده به دست آورد بصورت زیر است:

$$g_m r_o = \frac{V_A}{V_T} = \frac{80 \text{ V}}{26 \text{ mV}} = 3076/92$$

مسئله ۹-۱: نشان دهید که برای  $I_{BR} \gg I_B$  و  $\frac{I_C}{\beta}$ ، معادله

$$t_S = \tau_S \times \ln \left( \frac{I_{BR} + I_B}{I_{BR} + \frac{I_C}{\beta}} \right)$$

به شکل

$$t_S \cong \frac{Q_S}{I_{BR}} = \tau_S \times \frac{\left[ I_B - \left( \frac{I_C}{\beta} \right) \right]}{I_{BR}} \cong \tau_S \times \frac{I_B}{I_{BR}}$$

ساده می‌شود.

$$t_S = \tau_S \times \ln \left( \frac{I_{BR} + I_B}{I_{BR} + \frac{I_C}{\beta}} \right)$$

**حل:**

داریم  $I_{BR} \gg I_B$  و  $\frac{I_C}{\beta}$ . بنابراین:

$$t_S = \tau_S \times \ln \left( \frac{I_{BR}}{I_{BR}} \right) \cong 0$$

طبق رابطه موجود به دست می‌آوریم:

$$t_S = \tau_S \times \frac{I_B}{I_{BR}} \xrightarrow{I_{BR} \gg I_B} t_S \cong 0$$




سؤال‌های سراسری سال ۹۵-۱۳۹۱

۱- در یک مدار مجتمع، حداکثر چگالی جریان قابل قبول برای خط انتقال تغذیه برابر  $0.4 \frac{MA}{\mu M}$  است. فرض کنید مقدار ولتاژ منبع تغذیه ۳ ولت، فرکانس تغییرات خروجی مدار  $100MHz$  و بار خروجی مدار  $100PF$  است. حداقل پهنای قابل قبول خط تغذیه فوق چند میکرومتر  $\mu m$  است؟

(سراسری ۹۵)

- ۱۷ (۱)      ۲۵ (۲)      ۵۰ (۳)      ۷۵ (۴)


۲- مدار زیر چه تابع منطقی را پیاده‌سازی می‌کند؟



- (۱) XNOR  
(۲) XOR  
(۳) NAND  
(۴) NOR


۳- در مدار سطح ترانزیستور زیر بردارهای ورودی برای یافتن دو خرابی اتصال نقطه x به زمین (x sa 0) و اتصال نقطه y به تغذیه (y sa 1) کدام است؟

(سراسری ۹۴)




- (۱)  $ABC = 000$ : بردار x sa 0  
(۲)  $ABC = 001$ : بردار y sa 1  
(۳)  $ABC = 010$ : بردار x sa 0  
(۴)  $ABC = 011$ : بردار y sa 1  
(۵)  $ABC = 101$ : بردار x sa 0  
(۶)  $ABC = 110$ : بردار y sa 1

۴- ساختارهای ترانزیستوری زیر سه پیاده‌سازی از یک NAND دو ورودی را در خانواده پویا (dynamic) نشان می‌دهند. ترتیب این گیت‌ها از لحاظ سرعت به ترتیب از سریع‌ترین به کندترین ساختار کدام است؟ (ترتیب در گزینه‌ها از راست به چپ) (سراسری ۹۴)



- (۱) الف (ب) ج
- (۲) الف (ج) ب
- (۳) الف (ب) ج
- (۴) الف (ب) ج


۵- شکل موج ورودی‌های مدار زیر ترسیم شده است. کدام یک از موارد ۱ تا ۴ می‌تواند شکل موج خروجی را نمایش دهد؟ (سراسری ۹۴)



۶- در یک ترانزیستور NMOS تخلیه‌ای مقدار  $V_{ds} = 0.4V$  است و در ناحیه خطی کار می‌کند. اگر جریان درین به ازای  $V_{gs} = 1V$  برابر  $4mA$  و این جریان به ازای  $V_{gs} = -1V$  برابر  $2mA$  باشد، مقدار ولتاژ آستانه چقدر است؟ (سراسری ۹۴)

- (۱)  $0.7V$       (۲)  $2.4V$       (۳)  $2.76V$       (۴)  $3.2V$

۷- با فرض  $\mu_n = 2\mu_p$ ، اندازه ترانزیستورهای شبکه پایین‌بر در مدار به شرطی که مقاومت معادل شبکه پایین‌بر در بدترین حالت ممکن نصف مقاومت ترانزیستور بالابر باشد، چقدر است؟ (سراسری ۹۳)



- (۱)  $\left(\frac{W}{L}\right)_A = \frac{6}{2}, \left(\frac{W}{L}\right)_B = \frac{12}{2}, \left(\frac{W}{L}\right)_C = \frac{12}{2}$   
 $\left(\frac{W}{L}\right)_D = \frac{12}{2}, \left(\frac{W}{L}\right)_E = \frac{24}{2}, \left(\frac{W}{L}\right)_F = \frac{24}{2}$
- (۲)  $\left(\frac{W}{L}\right)_A = \frac{12}{2}, \left(\frac{W}{L}\right)_B = \frac{6}{2}, \left(\frac{W}{L}\right)_C = \frac{6}{2}$   
 $\left(\frac{W}{L}\right)_D = \frac{12}{2}, \left(\frac{W}{L}\right)_E = \frac{12}{2}, \left(\frac{W}{L}\right)_F = \frac{12}{2}$
- (۳)  $\left(\frac{W}{L}\right)_A = \frac{6}{2}, \left(\frac{W}{L}\right)_B = \frac{12}{2}, \left(\frac{W}{L}\right)_C = \frac{12}{2}$   
 $\left(\frac{W}{L}\right)_D = \frac{12}{2}, \left(\frac{W}{L}\right)_E = \frac{12}{2}, \left(\frac{W}{L}\right)_F = \frac{12}{2}$
- (۴)  $\left(\frac{W}{L}\right)_A = \frac{16}{2}, \left(\frac{W}{L}\right)_B = \frac{24}{2}, \left(\frac{W}{L}\right)_C = \frac{24}{2}$   
 $\left(\frac{W}{L}\right)_D = \frac{24}{2}, \left(\frac{W}{L}\right)_E = \frac{24}{2}, \left(\frac{W}{L}\right)_F = \frac{24}{2}$

۸- یک ترانزیستور nMOS دارای ولتاژ آستانه  $0.4V$  ولت است. ولتاژ منبع تغذیه  $1/3$  ولت می‌باشد. طراحی قصد دارد طرحی را برای حالتی که  $V_t$ ،  $100$  میلی‌ولت کاهش می‌یابد، ارزیابی کند. اگر ترانزیستور ایده‌آل باشد، جریان اشباع چند برابر قبل خواهد شد؟ (سراسری ۹۳)

- (۱)  $0.81$       (۲)  $1/1$       (۳)  $0.9$       (۴)  $1/23$


۹- در مدار شکل زیر مقدار تقریبی مقاومت خروجی در شرایطی که  $\frac{W}{L} = 1$  و ترکیب ورودی‌ها به صورت  $ABCD = 1111$ ، تقریباً برابر با چند کیلو اهم است؟

(سراسری ۹۳)

صورت  $ABCD = 1111$ ، تقریباً برابر با چند کیلو اهم است؟

$$(V_{DD} = 1.5V, V_{tn} = |V_{tp}| = 0.5V,$$

$$\mu_p COX = 10 \cdot \frac{\mu A}{V^2}, \mu_n COX = 40 \cdot \frac{\mu A}{V^2})$$



۳٫۷۵ (۱)


۵ (۲)

۱۱٫۲۵ (۳)

۱۲٫۵ (۴)

(سراسری ۹۳)

۱۰- خروجی کدام یک از مدارهای زیر معادل تابع XOR نیست؟



(۱)

(۲)


(۴)

(۳)

(سراسری ۹۳)

۱۱- مدار زیر چه تابعی را پیاده‌سازی می‌کند؟

ولتاژ آستانه منطقی گیت NOT برابر  $\frac{V_{DD}}{2}$  است.



$$Y = ab + \bar{a}c + \bar{b}\bar{c} \quad (۱)$$

$$Y = \bar{a}\bar{b} + \bar{a}c + \bar{b}c \quad (۲)$$


$$Y = ab + ac + bc \quad (۳)$$

$$Y = \bar{a}\bar{c} + \bar{a}\bar{b} + \bar{b}\bar{c} \quad (۴)$$

۱۲- در شکل زیر با فرض یکسان بودن اندازه ترانزیستورهای شبکه NMOS، تأخیر بیشینه نزول

(سراسری ۹۲)

( $t_{PHL}$ ) به ازای چه تغییری در ورودی‌ها، به دست می‌آید؟



$$ABCDE=00000 \quad 11111 \rightarrow (۱)$$

$$10111 \rightarrow ABCDE=10110 \quad (۲)$$


$$10111 \rightarrow ABCDE=00000 \quad (۳)$$

$$11111 \rightarrow ABCDE=10110 \quad (۴)$$

۱۳- شبکه‌ی شکل زیر را در نظر بگیرید. اگر بخواهیم  $W/L$  معادل شبکه‌ی پایین‌تر از ۴ برابر  $W/L$

ترانزیستور بار کمتر نباشد، ابعاد ترانزیستورهای شبکه‌ی پایین‌تر کدام است؟

(سراسری ۹۲)



$$A : ۲۶۰\text{nm} / ۶۵\text{nm}$$

$$B : ۵۲۰\text{nm} / ۶۵\text{nm}$$

$$C : ۲۶۰\text{nm} / ۶۵\text{nm} \quad (۲)$$

$$D : ۲۶۰\text{nm} / ۶۵\text{nm}$$

$$E : ۲۶۰\text{nm} / ۶۵\text{nm}$$

$$A : ۷۸۰\text{nm} / ۶۵\text{nm}$$

$$B : ۲۶۰\text{nm} / ۶۵\text{nm}$$

$$C : ۲۶۰\text{nm} / ۶۵\text{nm} \quad (۴)$$

$$D : ۵۲۰\text{nm} / ۶۵\text{nm}$$

$$E : ۲۶۰\text{nm} / ۶۵\text{nm}$$

$$A : ۷۸۰\text{nm} / ۶۵\text{nm}$$

$$B : ۵۲۰\text{nm} / ۶۵\text{nm}$$

$$C : ۷۸۰\text{nm} / ۶۵\text{nm} \quad (۱)$$

$$D : ۷۸۰\text{nm} / ۶۵\text{nm}$$

$$E : ۷۸۰\text{nm} / ۶۵\text{nm}$$

$$A : ۲۶۰\text{nm} / ۶۵\text{nm}$$


$$B : ۷۸۰\text{nm} / ۶۵\text{nm}$$

$$C : ۷۸۰\text{nm} / ۶۵\text{nm} \quad (۳)$$

$$D : ۳۹۰\text{nm} / ۶۵\text{nm}$$

$$E : ۷۸۰\text{nm} / ۶۵\text{nm}$$

(سراسری ۹۶)



۱۴- مدار زیر، چه تابعی را پیاده‌سازی می‌کند؟

(۱)  $V_{out} = AB + C$


(۲)  $V_{out} = \overline{A + B + C}$

(۳)  $V_{out} = (A + B) \overline{C}$

(۴)  $V_{out} = \overline{(A + B)} C$

۱۵- با فرض آنکه  $|V_{tn}| = |V_{tp}| = V_t$  است. حداقل و حداکثر ولتاژ ممکن در خروجی کدام است؟

(سراسری ۹۶)



(دامنه تغییرات ورودی‌ها  $(0, V_{DD})$  می‌باشد.

(۱)  $(0, V_{DD} - V_t)$


(۲)  $(V_t, V_{DD})$

(۳)  $(0, V_{DD} - 2V_t)$

(۴)  $(V_t, V_{DD} - 2V_t)$

۱۶- مدار زیر را در نظر بگیرید. مجموعه‌ی بردار تست حداقل (AB) برای تشخیص همه اشکالات

(سراسری ۹۶)



تکی **Stuck at 0** برای دو گره  $n_1$  و  $n_2$  کدام است؟

(۱) "00"


(۲) "01" و "10"

(۳) "00" و "11"


(۴) "01" و "10" و "11"

۱۷- کدام شکل موج خروجی گیت Dynamic NAND شکل زیر متناسب با ورودی اعمال شده است؟


(سراسری ۹۶)



(شکل موج ورودی‌ها در همه گزینه‌ها یکسان است.)



۱۸- مدار زیر چه منطقی را در خروجی  $y_3$  پیاده‌سازی می‌کند؟ (سراسری ۹۱)



(۱)  $\bar{D} \cdot (A + B)$

(۲)  $\bar{D} \cdot (A + B) \cdot C \cdot (D + E)$

(۳)  $\bar{D} \cdot [(A + B) + C \cdot (D + E)]$

(۴) برای اینکه مدار درست کار کند باید  $\bar{\phi}$  با  $\phi$  جایگزین شود.

۱۹- فرض کنید تراشه پردازشگری با چهار هسته پردازشی دارای میانگین ضریب فعالیت

(Activity factor)  $0.2$  است. این تراشه از فرایند سلول استاندارد استفاده می‌کند که دارای

خازن سوئیچینگ  $450$  پیکوفاراد بر میلی‌متر مربع است. مصرف توان پویای هر هسته


پردازشگر با فرض اینکه مساحت تراشه برابر  $70$  میلی‌متر مربع باشد و با فرکانس  $600$  مگا

هرتز کار کند چند وارت خواهد بود؟ ( $V_{DD} = 0.97$ ) (سراسری ۹۱)

- (۱)  $0.765$  (۲)  $0.85$  (۳)  $3.040$  (۴)  $3.825$

## پاسخ سؤال‌های سراسری سال ۹۵-۱۳۹۱

-۱ گزینه (۴).



$$P = f \times c \times V_{cc}^2 = 10 \text{ MHz} \times 100 \text{ pF} \times 3^2 = 90 \text{ mW}$$

$$P = V \times I \Rightarrow I = \frac{90 \text{ mW}}{3 \text{ V}} = 30 \text{ mA}$$

حال با یک تناسب ساده می‌توان به پاسخ مورد نظر رسید.

$$\frac{1 \mu\text{m}}{x} \times 0.4 \text{ mA} = \frac{30}{0.4} = 75 \mu\text{m}$$

-۲ گزینه (۱).

جدول صحت

A	B	out
۰	۰	High
۰	۱	Low
۱	۰	Low
۱	۱	High

$\Rightarrow \text{out} = A \text{ XNOR } B$

-۳ گزینه (۲). به طور کلی، برای یافتن مشکل Stuck at faul باید کاری کرد که ولتاژهای ثابت VDD و GND از طریق گره‌های مورد نظر به خروجی راه یابند. در شبکه POMS باید راهی بیابیم که VDD از طریق مسیری که گره X در آن قرار دارد به خروجی راه یابد، بدون اینکه VDD از هیچ مسیری دیگری چنین امکانی داشته باشد. بدین منظور باید  $C = 1$  باشد تا بدین وسیله مسیر VDD به خروجی مسدود گردد. همچنین باید  $A = B = 0$  باشد تا VDD از طریق گره X به خروجی راه یابد.

با توجه به گزینه‌ها، گزینه ۲ صحیح است هر چند با استفاده از همین منطق می‌توان در مورد گره Y نیز تصمیم‌گیری کرد که البته نیازی به این کار نیست.

-۴ گزینه (۳). ترانزیستوری که به پایه مشترک سورس A و درین B متصل است وظیفه پیش شارژ این گره مشترک را دارد. در گزینه ج این ترانزیستور از طریق گره خروجی Out و یک گیت Not تحریک می‌گردد که نسبت به گزینه‌های الف و ب دارای تأخیر بیشتری است. تفاوت گزینه‌های الف و ب در سیگنال Clk و Clk-bar می‌باشد. اگر  $\text{Clk} = 0$  باشد، آنگاه در گزینه ب گره مشترک



- A و B پیش شارژ خواهد شد اما در گزینه الف چنین نیست و عمل پیش شارژ گره مشترک صورت نمی‌پذیرد. بنابراین در فاز ارزیابی، گزینه الف تأخیر بیشتری خواهد داشت.
- ۵- گزینه (۱). خروجی Z تابع مستقیم  $\phi$  می‌باشد. یعنی هرگاه  $\phi = 0$  باشد، آنگاه گره خروجی سطح High دارد. بنابراین گزینه‌های ۳ و ۴ نمی‌توانند صحیح باشند.
- تفاوت گزینه‌های یک و دو در اندکی افت ولتاژ در کلاک آخر است. در این دوره، ترانزیستورهای A و B که روشن هستند باعث تقسیم بار گره Z می‌شوند که همین اندکی افت ولتاژ را موجب خواهد شد.
- ۶- گزینه (۴).

$$I_{ds} = k \left[ (V_{gs} - V_t) V_{ds} - \frac{1}{2} V_{ds}^2 \right]$$

با توجه به داده‌های مسأله، دو معادله و دو مجهول داریم:

$$I : 4 = k \left[ (1 - V_t) \cdot \frac{1}{2} - \frac{1}{2} \left( \frac{1}{2} \right)^2 \right]$$

$$I : 2 = k \left[ (-1 - V_t) \cdot \frac{1}{2} - \frac{1}{2} \left( \frac{1}{2} \right)^2 \right]$$

دو معادله فوق می‌دهد:  $V_t = -\frac{3}{2}V$

- ۷- گزینه (۳). در صورت مسأله مشخص نگردیده است که آیا نسبت  $\frac{4}{2}$  برای ترانزیستور POMS.

نسبت  $\frac{W}{L}$  و یا  $\frac{L}{W}$  می‌باشد اما با توجه به فرمت گزینه‌ها فرض می‌کنیم که  $\left( \frac{W}{L} \right)_p = \frac{4}{2}$  می‌باشد.

$$V = R \times I$$

با توجه به قانون اهم داریم:

از طرفی فرمول جریان ترانزیستورهای MOS بصورت زیر است:

$$\text{NMOS: } I = \mu_n \cdot \alpha \cdot \left( \frac{W}{L} \right)_n \cdot V$$

$$\text{PMOS: } I = \mu_p \cdot \alpha \cdot \left( \frac{W}{L} \right)_p \cdot V$$

در نتیجه مقاومت برای این ترانزیستورها عبارت است از:

$$\text{NMOS: } R_n = \frac{1}{\mu_n \alpha} \cdot \left( \frac{W}{L} \right)_n$$

$$\text{PMOS: } R_p = \frac{1}{\mu_p \alpha} \cdot \left( \frac{W}{L} \right)_p$$

طبق صورت مسأله  $\mu_n = 2\mu_p$  و  $R_n = \frac{1}{4}R_p$  بنابراین:

$$\frac{1}{\mu_p \alpha} \left(\frac{W}{L}\right)_n = \frac{1}{2} \cdot \frac{1}{\mu_p \alpha} \left(\frac{W}{L}\right)_p \Rightarrow \left(\frac{W}{L}\right)_n = \left(\frac{W}{L}\right)_p$$

بنابراین باید در بدترین حالت نسبت  $\frac{W}{L}$  شبکه بالا و پایین بر یکسان باشد. بدترین حالت زمانی است که کمترین ترانزیستورهای موازی و بیشترین ترانزیستورهای سری را داشته باشیم در این حالت برای مثال ترانزیستورهای E و A و یا F و A را روشن فرض می‌کنیم. یعنی دو ترانزیستور

$$\frac{W}{L_1 + L_2} = \frac{4}{2} \quad \text{سری داریم. طبق قضیه ترانزیستورهای معادل داریم:}$$

گزینه ۳ تنها گزینه‌ای است که این نسبت را می‌دهد:

$$\left(\frac{W}{L}\right)_A = \frac{6}{2} = \frac{12}{4}, \quad \left(\frac{W}{L}\right)_E = \frac{12}{2} \Rightarrow \text{معادل } \frac{W}{L} = \frac{12}{6} = \frac{4}{2}$$

۸- گزینه (۴).

$$\frac{I_p}{I_1} = \frac{\alpha(V_{gs} - (V_{tn} - 0.1))^2}{\alpha(V_{gs} - V_{tn})^2} = \frac{(1.3 - 0.3)^2}{(1.3 - 0.4)^2} = \frac{1}{0.81} = 1.23$$

۹- گزینه (۱). با توجه به قضیه ترانزیستورهای معادل، ابتدا باید  $\frac{W}{L}$  را برای شبکه معادل پائین‌بر

حساب کنیم. برای C و D حالت موازی را داریم که یعنی  $\frac{W+W}{L} = \frac{2W}{L}$  که به این نوبه خود

سری است با A و B که هر یک  $\frac{2W}{L}$  هستند.

بنابراین در مجموع داریم:  $\frac{2W}{L+L+L}$  یعنی شبکه پائین‌بر معادل است با  $\frac{2W}{3L}$ .

منظور از  $R_o$  یا مقاومت خروجی، همان مقاومت شبکه پائین‌بر می‌باشد. جریان در حالت اشباع برای ترانزیستور معادل شبکه پائین‌بر برابر است با:

$$I = 400 \times \frac{2W}{3L} \times (V_{gs} - V_{tn})^2$$

با توجه به داده‌های مسأله داریم:

$$I = \underbrace{(400)}_1 \left(\frac{2}{3}\right) \underbrace{(1)}_{\text{ولتاژ}} = \frac{800}{3} \text{ mA}$$

$$\Rightarrow \text{مقاومت} = \frac{3}{800} \text{ k}\Omega = 3.75$$

۱۰- گزینه (۴). گزینه ۴ تابع XNOR را پیاده‌سازی می‌کند.

۱۱- گزینه (۳). ولتاژ آستانه گیت‌های NOT مساوی  $\frac{VDD}{2}$  است. پس کافی است ولتاژ ورودی در هر

گیت NOT را به ازای ورودی‌های a و b و c بیابیم.

a b c	ولتاژ ورودی گیت سمت چپ (ولت)	ولتاژ ورودی گیت سمت راست (ولت)	خروجی
۰ ۰ ۰	۰	$\frac{1}{3}VDD$	VDD
۰ ۰ ۱	$\frac{1}{3}VDD$	$\frac{1}{3}VDD$	VDD
۰ ۱ ۰	$\frac{1}{3}VDD$	$\frac{2}{3}VDD$	۰
۰ ۱ ۱	$\frac{2}{3}VDD$	$\frac{1}{3}VDD$	VDD
۱ ۰ ۰	$\frac{1}{3}VDD$	$\frac{2}{3}VDD$	۰
۱ ۰ ۱	$\frac{2}{3}VDD$	$\frac{1}{3}VDD$	VDD
۱ ۱ ۰	$\frac{2}{3}VDD$	$\frac{2}{3}VDD$	۰
۱ ۱ ۱	VDD	$\frac{2}{3}VDD$	۰

۱۲- گزینه (۲). بیشترین زمان نزول زمانی رخ می‌دهد که بیشترین ترانزیستورهای سری بین خروجی و زمین قرار گیرند. این یعنی ترانزیستور B را خاموش نگاه داریم تا با مجموعه ترانزیستورهای سری A و C و D موازی نشود.


ترانزیستورهای A و C و D باید روشن باشند تا مسیری از خروجی به زمین ایجاد گردد.

با توجه به گزینه‌های موجود و نیز با توجه به خاموش نگاه داشتن ترانزیستور B می‌توان گزینه ۲ را صحیح دانست.

۱۳- گزینه (۳). با توجه به شکل مدار، اگر تنها ترانزیستور A روشن باشد، باید شرط  $4$  برابر بودن  $\frac{W}{L}$

آن صدق کند که یعنی  $\frac{65n}{65m} = \frac{260}{65}$ .  $4 \times$  حال باید ترانزیستورهای ترکیبی B، C، D و E را

در نظر گرفت. در گزینه ۳ داریم:



اما ترانزیستور معادل گزینه ۲ مساوی  $\frac{3}{42} \frac{W}{L}$  دارد که کمتر از ۴ برابر  $\frac{W}{L}$  است. سایر گزینه‌ها

نیز چنین است.

۱۴- گزینه (۲).

A	B	C	Vout
۰	۰	۰	۱
۰	۰	۱	۰
۰	۱	۰	۰
۰	۱	۱	۰
۱	۰	۰	۰
۱	۰	۱	۰
۱	۱	۰	۰
۱	۱	۱	۰

$V_{out} = \overline{A+B+C}$


۱۵- گزینه (۳). خروجی  $Y$  می‌تواند از طریق دو ترانزیستور سری بالائی تا سطح صفر ولت پائین بیاید. گیت ترانزیستور NMOS وسطی از طریق یک NMOS پائینی تغذیه می‌گردد که خود یک  $V_t$  افت ولتاژ دارد. اما دو ترانزیستور NMOS بالائی تنها یک  $V_t$  افت خواهند داشت که موجب می‌شود  $Y$  در مجموع به اندازه  $2V_t$  افت داشته باشد.

۱۶- گزینه (۲). با بردار "۰ ۰" می‌توان خطای گره  $n_1$  یا  $n_2$  را مشخص نمود و نه هر دو را به طور همزمان.

هرگاه یکی از دو ورودی "۱" باشد، آنگاه یکی از ترانزیستورهای پائین بر خروجی را صفر می‌کند که در نهایت منجر به کشف هیچ خطائی نخواهد شد. گزینه یک نسبت به سایر گزینه‌ها منطقی‌تر است هرچند کلید این سوال از طرف سازمان سنجش گزینه ۲ معرفی شده است.

۱۷- گزینه (۴). هرگاه گره خروجی در سطح High باشد و ترانزیستور a روشن شود، عمل تقسیم بار صورت پذیرفته و گره خروجی اندکی افت ولتاژ خواهد داشت. این وضعیت در گزینه ۴ نشان داده شده است.

۱۸- گزینه (۱). زمانی که  $\phi = 0$  است آنگاه  $y^3 = 0$  اما زمانی که  $\phi = 1$  باشد، مدار به صورت زیر ساده می‌شود:



که در آن  $y^3 = \overline{D} \cdot (A + B)$ .

۱۹- گزینه (۱).

$$P = f \cdot c_1 \cdot VDD^2 = \text{توان دینامیکی}$$

ابتدا خازن کل تراشه را حساب می‌کنیم:

$$x = c_1 = 70 \times 45 \text{ pF} \Rightarrow \text{خازن کل}$$

$$P_{\text{فعال}} = 600 \times 10^6 \times 70 \times 45 \text{ pF} \times (0.9)^2 = 15.309 \text{ mW}$$

$$P_{\text{فعال}} = 0.2 \times 15.309 = 3.0618 \text{ mW}$$

$$P_{\text{فعال}} = 3.0618 \times 0.4 = 1.2247 \text{ mW} = 0.765 \text{ W}$$

## منابع و ماخذ

- 1- John M. Rabaey, Digital Integrated Circuits-A Design Perspective (2<sup>nd</sup> Edition), 2006, Prentice-Hall.
- 2- Ken Martin, Digital Integrated Circuit Design, 2000, Oxford University Press.
- 3- Thomas L. Floyd, Electronic Circuits Fundamentals (8<sup>th</sup> Edition), 2006, Prentice Hall.